[发明专利]一种芯片及其制作方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其是涉及一种芯片及其制作方法。

背景技术

压焊块是指在半导体芯片制作工艺中，芯片中在封装时用于打线的区域。对于一个芯片来说，压焊块的面积，一般占据整个芯片面积的20%以上。根据压焊块的作用不同，一般有两种，一种是用于打线操作的压焊块，另一种是具有熔丝，用于烧调的压焊块。

现有技术中，如图1a，一般将具有熔丝、用于烧调的压焊块(即用于烧调熔丝的压焊块)布置在晶圆的划片道上。其中，划片道是指晶圆上的芯片与芯片之间的间隔区域，在芯片制作工艺中，可以通过切割划片道，将芯片与芯片分开。如图1b所示，布置在划片道上的具有熔丝用于烧调的压焊块置于芯片衬底上生长的金属层上。在芯片制造工艺中，需要对划片道进行切割将芯片分开时，同样会切割布置在划片道上的具有烧调熔丝的压焊块，在切割时，布置在划片道上的用于熔丝烧调的压焊块会产生不规则的切割断面以及在切割过程中也会产生一些金属残渣，这些不规则的切割断面和切割过程中产生的金属残渣，容易使得压焊块和芯片衬底之间短路，进而使得整个芯片失效。

综上所述，放在划片道中的压焊块，后续将芯片分开，对划片道进行切割时，容易导致压焊块和芯片衬底之间短路，使得整个芯片失效，导致芯片成品率较低。

发明内容

本发明实施例提供一种芯片及其制作方法，能够避免压焊块和芯片衬底之间因为短路使得整个芯片失效，较好地提高芯片的成品率。

本发明实施例技术方案如下：

一种芯片，包括硅衬底、介质层、金属层，还包括至少一个用于打线的压焊块和至少一个用于烧调熔丝的压焊块；在所述用于烧调熔丝的压焊块的正投影区域布局有设置在硅衬底上的电子元器件和/或与所述用于烧调熔丝的压焊块不同层的电路。

一种制作芯片的方法，包括：在硅衬底上的特定区域布置电子元器件，和/或通过光刻及刻蚀，在与用于烧调熔丝的压焊块不同的金属层上的特定区域设置电路，其中所述特定区域是用于烧调熔丝的压焊块的正投影区域；在需要生长钝化层的金属层上设置用于烧调熔丝的压焊块和用于打线的压焊块，并在该金属层上生长钝化层；对所述钝化层进行光刻及刻蚀，露出用于烧调熔丝的压焊块和用于打线的压焊块。

采用上述技术方案，将用于烧调熔丝的压焊块和用于打线的压焊块设置在一个芯片中，并在用于烧调熔丝的压焊块的正投影区域布局有设置在硅衬底上的电子元器件和/或与所述用于烧调熔丝的压焊块不同层的电路，避免现有技术中将用于烧调熔丝的压焊块设置在划片道中，后续在进行芯片分割时，容易导致压焊块和芯片衬底之间短路，使得整个芯片失效，导致芯片成品率较低的问题。并且能够节省芯片的面积降低制作芯片的成本。

附图说明

图1a为现有技术中，提出的划片道中用于烧调熔丝的压焊块布局俯视图；

图1b为现有技术中，提出的划片道中用于烧调熔丝的压焊块布局剖面图；

图2a为本发明实施例中，提出的一种芯片结构的俯视图；

图2b为本发明实施例中，提出的沿图2a中A-A’线切开的芯片剖面图；

图3为本发明实施例中，提出的制作芯片的方法流程图；

图4为本发明实施例中，提出的将用于烧调熔丝的压焊块布局在内层的芯片结构俯视图。

具体实施方式

针对现有技术中存在的将用于烧调熔丝的压焊块放在划片道中，使得压焊块和芯片衬底之间短路，导致芯片成品率较低的问题，本发明实施例这里提出的技术方案，将用于烧调熔丝的压焊块和用于打线的压焊块放置在芯片中，能够较好地提高芯片的成品率，并且能够节省芯片的面积，进而降低生产芯片的成本。

下面将结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

如图2a和图2b所示，本发明实施例提出的芯片，包括硅衬底、介质层、金属层，还包括至少一个用于打线的压焊块和至少一个用于烧调熔丝的压焊块，在用于烧调熔丝的压焊块的正投影区域布局有设置在硅衬底上的电子元器件和/或与该用于烧调熔丝的压焊块不同层的电路。

其中，芯片在制作过程中，晶圆上会布置有多个相同的芯片，芯片和芯片之间有用于将芯片分开的划片道区域。对于每个芯片，都包括硅衬底，覆盖在硅衬底上的介质层，以及生成在介质层上的金属层。

具体地，介质层是用于将金属层与其它电子元器件隔开的介质，通常为二氧化硅（SiO₂），或者是含有硼或者磷的二氧化硅来制作。