[发明专利]用于半导体衬底的贯穿硅通孔及其生产方法

说明书

技术领域

本公开大体上涉及了一种半导体器件，尤其涉及用于形成贯穿硅通孔的结构和方法。

背景技术

自从集成电路发明后，由于不断改进各种电子元件(即晶体管、二极管、电阻器和电容器等)的集成密度半导体产业经历了持续快速增长。就绝大部分而言，这种集成密度方面的改进是由于最小部件尺寸的不断减小，使得在给定的芯片面积上集成更多元件。

这些集成改进本质上基本属于二维(2D)的，此处集成元件所占的体积基本在半导体晶圆的表面上。虽然在光刻方面的显著改进导致了2D集成电路形成中的显著改进，但是在二维方面能够达到的密度存在物理限制。这些限制之一为需要将元件制作成最小尺寸。另外，将更多器件放在一个芯片上时需要更复杂的设计。

另一个限制来自于随着器件数量的增加器件之间的互连的数量和长度将会显著增加当互连的数量和长度增加时，电路RC延迟和能量消耗都将增加。

在用于解决上述限制的努力中，通常使用三维集成电路(3D IC)和堆叠管芯。因此3D IC和堆叠芯片中使用贯穿硅通孔(TSVs)连接管芯。这种情况下，TSVs经常用于连接管芯上的集成电路和管芯背面的集成电路。另外，TSVs也可用于为通过管芯背面接地的集成电路提供短的接地路径，管芯的背面可能被接地金属薄膜所覆盖。

TSVs的形成需要更多的工艺步骤。因此集成电路的形成变得更加复杂，因而问题也会随之产生。因此，形成TSVs的新方法就是要不断改进TSV的形成工艺。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的实施例制造贯穿硅通孔的方法的流程图。

图2至图9是根据图1在生产的各个阶段形成贯穿硅通孔的横截面视图。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体元件，包括：半导体衬底，所述半导体衬底具有顶面；开口，所述开口从所述顶面延伸至所述半导体衬底中，其中所述开口包括内表面；具有第一压缩应力的第一介电衬里，所述第一介电衬里设置在所述开口的所述内表面上；具有拉伸应力的第二介电衬里，所述第二介电衬里设置在所述第一介电衬里上；具有第二压缩应力的第三介电衬里，所述第三介电衬里设置在所述第二介电衬里上；金属阻挡层，所述金属阻挡层设置在所述第三介电衬里上；以及导电材料，所述导电材料设置在所述金属阻挡层上并填充所述开口。

在该半导体元件中，其中所述第一介电衬里和所述第三介电衬里包括相同的介电材料。

在该半导体元件中，其中所述第一介电衬里和所述第三介电衬里包括不同的介电材料。

在该半导体元件中，其中所述第一压缩应力和所述第二压缩应力相同。

在该半导体元件中，其中所述第一压缩应力和所述第二压缩应力彼此不同。

在该半导体元件中，其中所述第一压缩应力和所述第二压缩应力的至少之一在100MPa至400MPa的范围内。

在该半导体元件中，其中所述拉伸应力在50MPa至300MPa的范围内。

在该半导体元件中，其中所述第一介电衬里在HF溶液中具有第一蚀刻速率，第二介电衬里在HF溶液中具有第二蚀刻速率，且所述第一蚀刻速率小于所述第二蚀刻速率。

在该半导体元件中，其中所述第一介电衬里在HF溶液中具有第一蚀刻速率，第二介电衬里在HF溶液中具有第二蚀刻速率，且所述第一蚀刻速率小于所述第二蚀刻速率，且其中所述第三介电衬里在HF溶液中具有第三蚀刻速率，且所述第三蚀刻速率小于所述第二蚀刻速率。