[发明专利]半导体结构及其制造方法

说明书

【技术领域】

本发明涉及半导体技术，尤其是涉及一种半导体结构及其制造方法。

【背景技术】

在一部分传统的双扩散金属氧化物半导体场效应管(Double-diffused MOSFET)产品中，其顶层金属层通常都采用TI(钛)、TiN(氮化钛)、AlCu(铝铜合金)三层结构，厚度分别为40纳米、40纳米、4微米。此外，对这种顶层金属层进行封装时，由于设备陈旧等原因，只能采用硬度相对较高的3μm铜线封装。

然而上述DMOS产品在封装后的拉力测试中，经常出现铜线与顶层金属剥离的问题。

【发明内容】

基于此，有必要提供一种能够减少封装线与顶层金属层剥离的半导体结构。

此外，还有必要提供一种能够减少封装线与顶层金属层剥离的半导体结构的制造方法。

一种半导体结构，包括多层内层金属层、处于最外层的顶层金属层以及介于多层内层金属层之间和介于内层金属层与顶层金属层之间的层间介质，所述顶层金属层包括由内向外依次层叠于层间介质上的粘附层和铝铜合金层，且所述粘附层的厚度为60～80纳米，所述铝铜合金层的厚度为4～4.4微米。

优选地，所述粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。

优选地，所述氮化钛层层叠于所述钛层之上。

优选地，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4微米。

优选地，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。

一种半导体结构的制造方法，包括：形成功能层；在功能层上依次间隔地形成多层内部金属层、顶层金属层和层间介质，所述层间介质介于多层内层金属层之间和介于内层金属层与顶层金属层之间；所述形成顶层金属层的步骤包括：在层间介质上形成厚度为60～80纳米的粘附层；在所述粘附层上形成厚度为4～4.4微米的铝铜合金层。

优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为40纳米的钛层；在所述钛层上形成厚度为40纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。

优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4微米的铝铜合金层。

优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。

上述半导体结构相比于传统的半导体结构，具有较厚的顶层金属层，在焊接封装线时，不容易穿透整个金属层导致封装线与半导体结构的粘附性下降，从而具有较强的抗拉性，可以减少封装线与顶层金属剥离的情况。

【附图说明】

图1为一实施例的半导体结构的层状结构示意图；

图2(a)为源极焊垫处发生剥离的微观结构图；

图2(b)为栅极焊垫处发生剥离的微观结构图；

图3(a)为轻度剥离的微观图；

图3(b)为严重剥离的微观图；

图4(a)为容易发生剥离的封装线与半导体结构连接的微观图；

图4(b)为不容易发生剥离的封装线与半导体结构连接的微观图；

图5为一实施例的顶层金属层的层状结构示意图。

【具体实施方式】

如图1所示，为一种普遍结构的半导体结构。该半导体结构包括底层的功能层101和层叠于功能层101上的多个金属层和层间介质，具体包括多个内层的金属层102、顶层金属层104以及介于多层内层金属层102之间和介于内层金属层102与顶层金属层104之间的层间介质103。

功能层101包括氧化层、形成阱的半导体层、形成栅极、源极、漏极的各种材料层等，该部分为常规技术，在此不赘述。功能层101的栅极、源极、漏极通过金属层102和金属层间的连线105引出直至到达顶层金属层104，并在金属层104上焊接封装线201作为外部连线，封装线201为3微米铜线。