[发明专利]导电结构及其形成方法

说明书

技术领域

本发明是关于一种导电结构及其形成方法，特别是关于一种用于一半导体芯片的导电结构及其形成方法。

背景技术

倒装芯片(Flip Chip)封装已逐渐成为半导体封装的主流制程，而倒装焊技术，即是将芯片(Chip)的正面倒置(Flip)后，再利用芯片上所形成的凸块(Bump)作为芯片与对向基板(Substrate)上的电路电性连结的桥梁，因此作为导电结构的凸块，其品质良莠便为半导体封装产品整体效能的重要关键。

图1A至1F所示为已知凸块结构及其形成步骤。首先如图1A所示，芯片11由基材111、衬垫112及保护层113所组成，而保护层113会形成一第一开口113a，以局部曝露出衬垫112。

为使凸块能顺利附着于衬垫112上，如图1B所示，需要先行形成凸块下金属层(Under Bump Metal，UBM)121于保护层113上，并且凸块下金属层121透过保护层113所形成的第一开口113a与衬垫112电性相接，借此凸块下金属层121不但具有接合凸块与衬垫112的功用外，亦作为凸块与衬垫112间的导电媒介。

随后，请参阅图1C，形成绝缘层122于凸块下金属层121上，再视设计需求，使用光阻剂，以于衬垫112上方位置图案化形成适当的第二开口122a，以便后续进行凸块植入步骤。

因此，如图1D所示，可视设计需求，使用电镀或蒸镀或其他制程，形成凸块123于绝缘层122的第二开口122a内，并且凸块123透过凸块下金属层121与衬垫112构成电性相接。

由于凸块123植入步骤完成后，绝缘层122阶段性任务已完成，如图1E所示，即可去除不需要的绝缘层122。

最后，为了阻断基材111内的晶片元件透过凸块下金属层121与外部元件产生电性传导的机会，如图1F所示，将以一蚀刻(UBM Etching)制程去除凸块123底部以外的凸块下金属层121，便完成已知芯片11的凸块结构。

然而上述制程中，绝缘层122及其所定义的第二开口122a仅是作为后续植入凸块123的前置步骤，是故于形成凸块123后，绝缘层122便无存在的必要，造成绝缘层122无法妥善运用外，还必须花费多道程序及成本，以光阻剂去除(PR Stripper)绝缘层122，然后再清洗芯片11表面残留的光阻剂或异物后，才能继续进行去除凸块下金属层121的步骤。

此外，凸块下金属层121通常由二层金属所组成，已知技术是借由此等金属的导电性及各金属层的不同元素特性，作为接合衬垫112与凸块123之间的粘着层。然而，已知凸块下金属层121仅经由二金属层的表面与衬垫112及凸块123进行接合，倘若遇到二金属层的制程控制品质不佳时，便容易造成凸块下金属层121与凸块123之间或是凸块下金属层121与衬垫112之间产生裂缝，造成凸块123的导电效果不稳定，进而影响整体芯片11的工作效能。

有鉴于此，如何提高凸块品质及降低整体制程的成本，乃为此一业界日益重视的问题。

发明内容

本发明的一目的在于提供一种使用于半导体芯片的导电结构，半导体芯片包含一半导体基材、一衬垫、一保护层及一图案化绝缘层，衬垫设置于半导体基材上，保护层设置于半导体基材及衬垫上以使衬垫暴露出一第一开口，图案化绝缘层设置于保护层上并局部且直接覆盖于衬垫的第一开口上以使衬垫暴露出一第二开口，其中第一开口大于第二开口。而导电结构包含一凸块下金属层及一导电凸块，凸块下金属层设置于图案化绝缘层所形成的第二开口内并与衬垫电性连接，导电凸块设置于凸块下金属层上并与凸块下金属层电性连接；其中，导电凸块的一上表面高于图案化绝缘层的一上表面，由于本发明的导电凸块位于图案化绝缘层所形成的第二开口内的区域被凸块下金属层所包覆，因此导电凸块、凸块下金属层及衬垫三者间不但可稳定的结合，亦具有良好的导电传导效果。