[发明专利]整合屏蔽膜的半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种整合屏蔽膜的半导体封装件及其制造方法，且特别是有关于一种具有图案化接垫层的半导体封装件及其制造方法。

背景技术

传统的导线架由冲压工法形成引脚，然后半导体芯片再设于导线架上，透过焊线或适合的电性连接方式连接半导体芯片与导线架的引角。

然而，受限于冲压工法，导线架的相邻二引脚之间距无法有效缩小，导致半导体封装件的体积过于庞大。此外，还需要考虑电磁波干扰对半导体芯片造成的影响，然而传统导线架却无法提供防止电磁波干扰的设计。

发明内容

本发明有关于一种半导体封装件及其制造方法，可缩小相邻二引脚之间距，进而缩小半导体封装件的尺寸，以及减少电磁波干扰对半导体封装件的影响。

根据本发明一实施例，提出一种半导体封装件。半导体封装件包括一导线架、一第一图案化接垫层、一第二图案化接垫层、一芯片、一封装体及一屏蔽膜。导线架具有数个第一凹陷部、数个第二凹陷部、一外侧面、一上表面以及与上表面相对的一下表面。第一凹陷部从上表面往下表面的方向延伸，第二凹陷部从下表面延伸至第一凹陷部。第一图案化接垫层形成于导线架的上表面且延伸至导线架的外侧面且具有一外侧面。第二图案化接垫层形成于导线架的下表面且延伸至导线架的外侧面且具有一外侧面。芯片设于对应的第一凹陷部内。封装体包覆芯片及第一图案化接垫层且具有外表面。屏蔽膜覆盖封装体的外表面、第一图案化接垫层的外侧面、导线架的外侧面及第二图案化接垫层的外侧面。

根据本发明另一实施例，提出一种半导体封装件。半导体封装件包括一导线架、一第一图案化接垫层、一第二图案化接垫层、一芯片、一封装体、一接地元件及一屏蔽膜。导线架具有数个第一凹陷部、数个第二凹陷部、一外侧面、一上表面以及与上表面相对的一下表面，第一凹陷部从上表面往下表面的方向延伸，第二凹陷部从下表面延伸至第一凹陷部。第一图案化接垫层形成于导线架的上表面且延伸至导线架的外侧面且具有一外侧面。第二图案化接垫层形成于导线架的下表面且延伸至导线架的外侧面且具有一外侧面。芯片设于对应的第一凹陷部内。封装体包覆芯片及第一图案化接垫层且具有一外表面。接地元件设于第一图案化接垫层上且从封装体的外表面露出。屏蔽膜覆盖封装体的外表面及露出的接地元件。

根据本发明另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一电性承载板，电性承载板具有一上表面以及与上表面相对的一下表面；形成一第一图案化接垫层于电性承载板的上表面上，其中部分的电性承载板从第一图案化接垫层露出；形成一第二图案化接垫层于电性承载板的下表面，其中部分的电性承载板从第二图案化接垫层露出；形成数个第一凹陷部于从第一图案化接垫层露出的电性承载板；设置一芯片于对应的第一凹陷部内；形成一封装体包覆芯片及第一图案化接垫层；形成数个第二凹陷部于从第二图案化接垫层露出的电性承载板，以形成一导线架，其中各第二凹陷部延伸至对应的第一凹陷部；形成至少一切割道经过封装体、第一图案化接垫层及第二图案化接垫层，使第一图案化接垫层、导线架及第二图案化接垫层各形成一外侧面；以及，形成一屏蔽膜覆盖封装体的一外表面、第一图案化接垫层的外侧面、导线架的外侧面及第二图案化接垫层的外侧面。

根据本发明另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一电性承载板，电性承载板具有相对一上表面以及与上表面相对的一下表面；形成一第一图案化接垫层于电性承载板的上表面上，其中部分的电性承载板从第一图案化接垫层露出；形成一第二图案化接垫层于电性承载板的下表面，其中部分的电性承载板从第二图案化接垫层露出；形成数个第一凹陷部于从第一图案化接垫层露出的电性承载板；设置一接地元件于第一图案化接垫层上；设置一芯片于对应的第一凹陷部内；形成一封装体包覆芯片及第一图案化接垫层；形成数个第二凹陷部于从第二图案化接垫层露出的电性承载板，以形成一导线架，其中各第二凹陷部延伸至对应的第一凹陷部；形成至少一第一切割道经过第二图案化接垫层、导线架及第一图案化接垫层且选择性地经过接地支架的一部分，以切断第二图案化接垫层、导线架及第一图案化接垫层；形成至少一第二切割道经过封装体且及接地元件，使接地元件形成一外侧面；以及，形成一屏蔽膜覆盖该封装体的一外表面及接地元件的外侧面。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的半导体封装件的剖视图。

图1B绘示图1A的俯视图。

图1C绘示图1A的仰视图。