[实用新型]无外引脚半导体封装构造

说明书

技术领域

本实用新型涉及一种无外引脚半导体封装构造，特别是有关于一种具有扇入式接点(fan-in land)的无外引脚半导体封装构造。

背景技术

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，而这些封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、方型扁平封装构造(quad flat package，QFP)或四方扁平无外引脚封装构造(quad flat no-lead package，QFN)等。

请参照图1A、1B、1C、1D及1E所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图，其主要包含一金属板11、一芯片12、数条导线13及一封装胶体14。在制造流程上，如图1A所示，首先准备一金属板11，其是一平坦且未加工过的金属板体。接着，如图1B所示，对所述金属板11的一第一表面进行第一次半蚀刻(half-etching)作业，因而形成一芯片承座111及数个接点112的预设凸岛状构形(land profile)，其中所述数个接点112以单组或多组方式环绕排列在所述芯片承座111的周围。在第一次半蚀刻作业后，如图1C所示，将所述芯片12固定在所述芯片承座111上，且利用所述数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1D所示，利用所述封装胶体14进行封胶作业，以包埋保护所述芯片12、导线13及所述金属板11的第一表面侧，所述封装胶体14仅裸露出所述金属板11的一第二表面。在封胶作业后，如图1E所示，对所述金属板11的第二表面进行第二次半蚀刻(half-etching)作业，因而使所述芯片承座111及所述接点112的凸岛状构形彼此分离，因而形成一四方扁平无外引脚型的导线架110架构。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端子。

然而，上述无外引脚半导体封装构造100在实际上仍具有下述问题：由于所述芯片12的下方具有所述芯片承座111，因此使得所述芯片承座111这一区域无法用以布局更多数量的接点112。也就是，就整个无外引脚半导体封装构造100来说，所述接点112只能布局在所述芯片12及芯片承座111的周围，即使所述导线架110不设计有所述芯片承座111，以目前的打线型QFN的导线架110的制造技术来看，仍无法在所述芯片12的下方区域设计出可用的接垫方案。结果，现有打线型QFN的导线架110的架构将限制所述无外引脚半导体封装构造100无法再进一步增加所述接脚112的数量。

故，有必要提供一种无外引脚半导体封装构造，以解决现有技术所存在的问题。

实用新型内容

有鉴于此，本实用新型提供一种无外引脚半导体封装构造，以解决现有QFN封装技术所存在的无法再进一步增加接脚数量的技术问题。

本实用新型的主要目的在于提供一种无外引脚半导体封装构造，其主要通过对金属板进行不对称的双面半蚀刻加工，以定义出至少一个扇入式接点(fan-in land)，其中扇入式接点具有一打线用接垫、一扇入延伸部及一重分布接点，打线用接垫可供结合导线，扇入延伸部是由打线用接垫水平向内延伸到重分布接点处，而重分布接点位于一芯片区的下方，因此确实可以利用扇入式接点来增加QFN导线架的总接点数量、提供重新分布(re-distribution)焊垫位置的设计弹性，并能相对减少外部电路板(如主机板)设计电路布局及焊垫位置的负担。

为达成本实用新型的前述目的，本实用新型提供一种无外引脚半导体封装构造，其中所述无外引脚半导体封装构造包含：

一芯片，具有一朝上的有源表面，且所述有源表面具有数个焊垫；

一导线架，具有数个第一接点，所述第一接点具有一打线用接垫、一延伸部及一重分布接点，其中所述打线用接垫位于所述芯片的周边，所述延伸部形成在所述打线用接垫及重分布接点之间；

数条导线，电性连接在所述芯片的焊垫及所述第一接点的打线用接垫之间；以及

一封装胶材，包覆所述打线用接垫、芯片承接垫、导线及芯片。

在本实用新型的一实施例中，所述重分布接点位于所述芯片的下方。