[发明专利]发光装置芯片封装物及支撑结构的形成方法

说明书

技术领域

本发明涉及贯穿硅介层物(through silicon vias)的蚀刻，且尤其涉及降低贯穿硅介层物的蚀刻微负载(etching microloading)效应。

背景技术

于先进半导体封装的趋势中，已于改善电性表现时降低了形状因子(form factor)。如此可制作出适用于工业与消费者的更快、更便宜与更小的产品。贯穿硅介层物(through silicon vias，TSVs)，或更精确为贯穿硅插拴(through silicon plug)，提供了可达成更高程度的整合以及先进半导体封装物的形状因子的降低的方法。如其名称所述，半导体装置前侧与后侧的电性连接情形使得于一封装物中垂直地组装多个芯片成为可能，而于公知封装物中仅具有单一芯片。如此，可于较小的形状因子中整合较多的半导体装置。此外，也可于单一芯片中整合不同类型的半导体芯片，以制作出所谓的系统级封装物(system in package，SIP)。无关于上述方法，于印刷电路板中的多重封装物所占面积为减少的，如此也减少了最终产品成本。最终，借由采用贯穿硅介层物所形成的芯片间内连情形可减少与基板间所需的电性连结物的数量，由于一基板连接物可是用于多个芯片。如此也有助于简化组装工艺以及改善合格率。

于贯穿硅介层物制造中，由于使用蚀刻以于硅基板内形成深贯穿硅介层物，硅蚀刻为一重要步骤。因此，便产生了下文中的揭示情形。

发明内容

有鉴于此，本发明提供了发光装置芯片封装物及用于发光装置芯片的支撑结构的形成方法。

于一实施例中，本发明提供了一种发光装置芯片封装物，包括：

该发光装置芯片；以及一支撑结构，其中该发光装置芯片设置于该支撑结构之上，且其中该支撑结构具有用于提供该发光元件芯片的电性连结的一第一组贯穿硅介层物以及用于提供该发光元件芯片散热的一第二组贯穿硅介层物，其中该第一组贯穿硅介层物依照一第一图案密度的一第一图案而设置为，而该第二组贯穿硅介层物依照一第二图案密度的一第二图案设置，而其中该第一组贯穿硅介层物与该第二组贯穿硅介层物具有一相同深度。

于另一实施例中，本发明提供了一种用于发光装置芯片的支撑结构的形成方法，包括：

准备用于图案化多个贯穿硅介层物的一光掩模，其中所述多个贯穿硅介层物分成至少一第一组与一第二组，而其中该第一组的贯穿硅介层物提供了与发光装置芯片的电性连接，而该第二组贯穿硅介层物提供了发光装置芯片的散热，该第一组贯穿硅介层物与该第二组贯穿硅介层物的深度介于15-40微米，而该第一图案密度与该第二图案密度间的差值具有为0.1-5％的一绝对值；沉积一抗蚀剂层于作为该支撑结构的一基板之上；采用该光掩模以图案化位于该基板上的该抗蚀剂层；以及借由用于硅的一深反应性离子蚀刻工艺以于图案化该抗蚀剂层后蚀刻该基板。

本发明的图案(或布局)与图案密度提供了可于蚀刻后具有较少微负载效应以及具有良好的芯片内均匀度的贯穿硅介层物的布局。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

附图说明

图1显示了依据本发明的一实施例的一半导体芯片的封装物的剖面情形；

图2A显示了依据本发明的一实施例的蚀刻深度与图案密度间函数关系的一图表；

图2B显示了依据本发明的一实施例的蚀刻速率与深宽比间函数关系的一图表；

图2C显示了依据本发明的一实施例的具有宽度”W”与深度”D”的一介层物；

图3A显示了依据本发明的一实施例的一发光装置的封装物的上视情形；

图3B显示了依据本发明的一实施例的如图3A内封装物的剖面情形；

图3C显示了依据本发明的一实施例的一发光装置的封装物的剖面情形

图3D内(a)-(g)显示了依据本发明的一实施例的贯穿硅介层物的剖面情形的多种形状；

图4A-图4C显示了依据本发明的一实施例的于一发光装置的封装物内的贯穿硅介层物的多种设置情形；

图5A显示了依据本发明的一实施例的贯穿硅介层物的设置情形；

图5B显示了依据本发明的另一实施例的一贯穿硅介层物的设置情形；

图6显示了依据本发明的一实施例的贯穿硅介层物的蚀刻时间与沟填时间以及介层物尺寸间函数关系的一图表；

图7显示了依据本发明的一实施例的用于图案化与蚀刻位于一基板上的贯穿硅介层物的一制造流程。

其中，附图标记说明如下：

100～封装物；