[发明专利]嵌埋有半导体元件的封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构及其制法，尤其涉及一种不易弯曲变形的嵌埋有半导体元件的封装结构及其制法。

背景技术

随着半导体封装技术的演进，除了传统打线接合式(Wire bonding)半导体封装技术以外，目前半导体装置(Semiconductor device)已开发出不同的封装型态，例如直接在一封装基板(packaging substrate)中嵌埋并电性整合一例如具有集成电路的半导体芯片，这种封装件能缩减整体半导体装置的体积并提升电性性能，于是成为一种封装的趋势。

请参阅图1，为现有的嵌埋有半导体元件的封装结构的剖视示意图，包括：基板1，具有相对应的第一表面1a与第二表面1b，并具有贯穿该第一表面1a及第二表面1b的开口100；半导体芯片11，设在该开口100中，且该半导体芯片11具有作用面11a，在该作用面11a上具有多个电极垫111并外露在该第一表面1a；以及增层结构12，设在该基板1的第一表面1a与半导体芯片11的作用面11a上，该增层结构12包括至少一介电层121、设在该介电层121上的线路层122、与多个设在该介电层121中的导电盲孔123，部分导电盲孔123电性连接该线路层122及这些电极垫111，且该增层结构12最外层的线路层122还具有多个电性接触垫124，又在该增层结构12最外层上设有绝缘保护层13，且该绝缘保护层13具有多个绝缘保护层开孔130，以使各该电性接触垫124对应外露在各该绝缘保护层开孔130。

现有的嵌埋有半导体元件的封装结构仅在基板1的第一表面1a形成该增层结构12，因而该基板1的两侧为不对称的结构，导致该基板1的一表面会受到该增层结构12的应力影响而使整体封装结构翘曲(warpage)，如图1所示的两侧向上、中间向下凹的弯曲，进而造成整体封装结构的可靠度及后续工艺的良率显著下降等问题。

因此，如何避免现有技术中的嵌埋有半导体元件的封装结构容易因为整体结构的不对称而导致翘曲等问题，已成为目前亟需解决的问题。

发明内容

鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种能避免整体结构翘曲的嵌埋有半导体元件的封装结构。

为达到上述目的，本发明揭露一种嵌埋有半导体元件的封装结构，包括：基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中设有多个贯穿的开槽以嵌设多个导体架，而各该导体架具有设在该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的第一介电层中的导体架通过壁部的底端与顶部的顶端相连接；以及半导体芯片，设在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，而这些电极垫外露在该基板的第一表面。

前述的封装结构中，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口接近，且这些壁部向开口接近的幅度可越来越大或越来越小；或者，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口远离，且这些壁部向开口远离的幅度可越来越大或越来越小。

依上所述的嵌埋有半导体元件的封装结构，该导体架的顶部可延伸至第一介电层的全部表面，位在各该第一介电层中的壁部可等间距地设置，且相邻第一介电层中的壁部可交错地设置。

又在前述的封装结构中，该基板的第二表面还可设有导体散热部，其连接相邻的该第一介电层中的多个导体架。

依上所述的嵌埋有半导体元件的封装结构，这些壁部的平面形状可为同心的菱形分布、同心的圆形分布、或网状分布，其中，该网状可为矩形或六角形所构成。

前述的封装结构还可包括增层结构，设在该基板的第一表面与半导体芯片的作用面上，该增层结构可包括至少一第二介电层、设在该第二介电层上的线路层、与多个设在该第二介电层中的导电盲孔，部分导电盲孔可电性连接线路层和电极垫，且该增层结构最外层的线路层还可具有多个电性接触垫，又在该增层结构最外层上可设有绝缘保护层，且该绝缘保护层可具有多个绝缘保护层开孔，以使各该电性接触垫对应外露在各该绝缘保护层开孔；其中，至少一该导电盲孔可与该第一表面上的导体架的顶部的顶端相连接。