“曾昭崇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]半导体封装载板及其制造方法-CN202211425016.8在审
发明人： 曾昭崇;许哲玮 -专利权人：恒劲科技股份有限公司
申请日： 2022-11-14 - 公布日： 2023-05-19 - 主分类号： H01L23/14 文献下载
摘要：本发明公开一种半导体封装载板，包括有一增层线路结构、至少一光学对位结构与一绝缘保护层，该光学对位结构包含一光学对位标靶及包覆该光学对位标靶的一第二绝缘层；该第二绝缘层为可透视绝缘材，可经由CCD镜头或工具显微镜而被透视到内部的该光学对位标靶进行对位，并且据以容易作出较小的可透视区域，也容易控制制程参数；再者，本发明还公开一种半导体封装载板的制造方法。
半导体装载及其制造方法

[发明专利]半导体封装结构及其制作方法-CN201811362792.1有效
发明人：许哲玮;许诗滨;曾昭崇 -专利权人：恒劲科技股份有限公司
申请日： 2018-11-16 - 公布日： 2022-11-18 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装结构包括一芯片、至少一导电柱、一介电层、一第一图案化导电层以及一第二图案化导电层。芯片包括相对的一第一面及一第二面，且于第一面包括至少一第一金属电极垫，而于第二面包括至少一第二金属电极垫。导电柱包括一第一端及一第二端，且导电柱邻近于芯片而设置。其中，导电柱的轴心方向与芯片的高度方向呈平行。介电层包覆芯片及导电柱，并至少暴露出芯片的第一金属电极垫、第二金属电极垫及导电柱的第一端及第二端。第一图案化导电层设置于介电层的一第二表面，并与芯片的第二金属电极垫和导电柱的第二端电性连接。第二图案化导电层设置于介电层的一第一表面，并与芯片的第一金属电极垫和导电柱的第一端电性连接。
半导体封装结构及其制作方法

[发明专利]半导体封装载板及其制造方法-CN201510884611.1有效
发明人：许诗滨;曾昭崇 -专利权人：恒劲科技股份有限公司
申请日： 2015-12-04 - 公布日： 2021-06-29 - 主分类号： H01L23/492 文献下载
摘要：本发明是关于一种半导体封装载板及其制造方法。本发明的半导体封装载板主要包括一模铸介电层与一图案化导体层。模铸介电层具有至少一开口槽。而图案化导体层是埋设于此模铸介电层内，其中部分图案化导体层自开口槽显露出是作为导电柱，另一部分该图案化导体层作为导线。
半导体装载及其制造方法

[发明专利]感测装置的封装结构以及其制造方法-CN202011340105.3在审
发明人： 曾昭崇;许哲玮 -专利权人：恒劲科技股份有限公司
申请日： 2020-11-25 - 公布日： 2021-05-28 - 主分类号： H01L23/31 文献下载
摘要：一种感测装置的封装结构，包括一感测芯片、一介电层、一第一导线层、一第二导线层、至少一导电柱、至少一正面扇出线路。感测芯片的作用面具有一感测区域以及一设有金属垫的金属垫区域。介电层包覆该感测芯片的周身、背面及局部的该作用面，且其第一表面高于该感测芯片的该作用面，以曝露出该感测芯片的该感测区域。第一导线层与第二导线层分别设置于该介电层的该第一表面与第二表面。导电柱设于该介电层内，且连接该第一导线层及该第二导线层。正面扇出线路连接该第一导线层与该感测芯片的该金属垫。本发明复提供一种制造上述感测装置的封装结构的方法。
装置封装结构及其制造方法

[发明专利]中介基板及其制法-CN201710790854.8有效
发明人：许诗滨;许哲玮;张景捷;曾昭崇 -专利权人：恒劲科技股份有限公司
申请日： 2017-09-05 - 公布日： 2021-04-27 - 主分类号： H01L23/498 文献下载
摘要：一种中介基板及其制法，通过于一基板本体上形成包含有含磷化合物的绝缘保护层，以当该中介基板的厚度极薄时，包含有含磷化合物的绝缘保护层能提供该中介基板所需的韧性，因而当该中介基板发生应力收缩或结构不对称时，不会产生翘曲状况。
中介及其制法

[发明专利]电子封装件及其制法-CN201510132939.8有效
发明人：许诗滨;曾昭崇;刘晋铭 -专利权人：恒劲科技股份有限公司
申请日： 2015-03-25 - 公布日： 2019-11-08 - 主分类号： H01L23/495 文献下载
摘要：一种电子封装件及其制法，主要于一承载板上形成绝缘体及线路结构，其中该线路结构嵌埋于该绝缘体中且于该绝缘体表面形成至少一凹部，以供设置至少一具有感应区的电子元件于该凹部中，并使该感应区外露出该绝缘体，接着以一导电材料直接接触且电连接该电子元件及该线路结构，并于该绝缘体上形成一包覆该电子元件的封装层，之后移除该承载板，以通过埋设该电子元件于该凹部中，降低整体结构的厚度。
电子封装及其制法

[发明专利]封装结构及其制法-CN201410802435.8有效
发明人：许诗滨;曾昭崇 -专利权人：恒劲科技股份有限公司
申请日： 2014-12-22 - 公布日： 2019-07-12 - 主分类号： H01L23/485 文献下载
摘要：本发明提供一种封装结构及其制法，该制法先于一承载板上形成第一线路层，且于该第一线路层上形成多个第一导电体，再以第一绝缘层包覆该第一线路层与所述多个第一导电体，接着于该第一绝缘层上形成第二线路层，且于该第二线路层上形成多个第二导电体，再以第二绝缘层包覆该第二线路层与所述多个第二导电体，之后于该第二绝缘层形成至少一开口，使该开口延伸至该第二表面内，以于该开口中设置至少一电子元件，所以通过先形成两绝缘层，再形成该开口，因而不需堆叠或压合已开口的基材，使该电子元件不会受压迫而位移，以减少良率损失。
封装结构及其制法

[发明专利]封装装置及其导线架及导线架的制作方法-CN201510836550.1有效
发明人：陈玟琳;曾昭崇;蔡宪铭;许诗滨;许哲玮 -专利权人：恒劲科技股份有限公司
申请日： 2015-11-26 - 公布日： 2019-02-15 - 主分类号： H01L21/48 文献下载
摘要：本发明揭露一种封装装置及其导线架和导线架的制作方法，该制作方法包括于一载板的一表面形成一第一图案化光阻层及一图案化导线层；于第一图案化光阻层及图案化导线层上形成一第二图案化光阻层及一图案化导电柱层；移除第一图案化光阻层及第二图案化光阻层，并于对应位置中形成一介电材料层；移除载板以暴露原与载板接触的图案化导线层及介电材料层；于原与载板接触的图案化导线层及介电材料层上形成一第三图案化光阻层；通过第三图案化光阻层移除部分的图案化导线层以及部分的图案化导电柱层，以形成一干扰消除槽；以及移除第三图案化光阻层。本发明可以加强其抗干扰的能力，可以避免在导线架的使用、制作及运送过程中损伤其导电线路。
封装装置及其导线制作方法

[发明专利]封装结构及其制法-CN201410441735.8有效
发明人：许诗滨;曾昭崇 -专利权人：恒劲科技股份有限公司
申请日： 2014-09-01 - 公布日： 2018-08-10 - 主分类号： H01L23/12 文献下载
摘要：一种封装结构及其制法，该制法，先于一承载板上形成一第一线路层，且于该第一线路层上形成多个第一导电体，再以一第一绝缘层包覆该第一线路层与该多个第一导电体，接着于该第一绝缘层上形成一第二线路层，且于该第二线路层上形成多个第二导电体，再以一第二绝缘层包覆该第二线路层与该多个第二导电体，之后于该第二绝缘层形成至少一开口，以于该开口中设置至少一电子元件，所以通过先形成两绝缘层，再形成该开口，因而不需堆叠或压合已开口的基材，使该电子元件不会受压迫而位移，以减少良率损失。
封装结构及其制法

[发明专利]封装装置及其制作方法-CN201410840181.9在审
发明人： 曾昭崇;许诗滨;刘晋铭;许哲玮 -专利权人：恒劲科技股份有限公司
申请日： 2014-12-30 - 公布日： 2016-07-27 - 主分类号： H01L23/522 文献下载
摘要：本发明提供了一种封装装置，其包括一第一导线层、一第一导电柱层、一第一导电胶层、一内接元件、一第二导电柱层、一第一铸模化合物层以及一第二导线层。第一导电柱层设置于第一导线层上。第一导电胶层设置于第一导线层上。内接元件包括一第一导电极层与一第二导电极层，其中第一导电极层设置并电性连接于第一导电胶层上。第二导电柱层设置于内接元件中的第二导电极层上。其中，第一导线层、第一导电柱层、第一导电胶层、内接元件与第二导电柱层嵌设于第一铸模化合物层内。第二导线层设置于第二导电柱层与第一铸模化合物层上。
封装装置及其制作方法

[发明专利]嵌埋有电子组件的封装结构及其制法-CN201210018116.9无效
发明人： 曾昭崇 -专利权人：欣兴电子股份有限公司
申请日： 2012-01-19 - 公布日： 2013-07-24 - 主分类号： H01L23/488 文献下载
摘要：一种嵌埋有电子组件的封装结构及其制法，该嵌埋有电子组件的封装结构包括基板、至少一金属层与电子组件，该基板具有相对两表面与贯穿该两表面的开口，该金属层形成于该开口的侧壁上，且延伸至该基板的表面上，该电子组件设置于该开口中，该电子组件的侧表面具有多个电极垫，且该电子组件借由该电极垫与金属层之间的焊料电性连接该金属层。相比于现有技术，本发明能有效改善现有嵌埋有电子组件的封装结构的对位困难与制作成本较高的问题。
嵌埋有电子组件封装结构及其制法

[发明专利]嵌埋电子组件的封装结构及其制法-CN201110303863.2无效
发明人： 曾昭崇 -专利权人：欣兴电子股份有限公司
申请日： 2011-09-29 - 公布日： 2012-10-31 - 主分类号： H01L23/495 文献下载
摘要：一种嵌埋电子组件的封装结构及其制法，该封装结构包括：具有开口的承载板、收纳于该开口中且具有焊锡凸块的芯片、覆于该承载板及芯片上且包覆焊锡凸块的介电层、设于该介电层上的线路层、敷设于该介电层与线路层上的绝缘保护层、以及设于该介电层与绝缘保护层中以电性连接该线路层与焊锡凸块的焊锡材。借由该焊锡材电性连接该线路层与芯片，可缩短该芯片与承载板之间的讯号传输路径，有效避免讯号损失。
电子组件封装结构及其制法

[发明专利]嵌埋被动组件的封装基板及其制造方法-CN201110106825.8有效
发明人：许诗滨;曾昭崇 -专利权人：欣兴电子股份有限公司
申请日： 2011-04-22 - 公布日： 2012-10-24 - 主分类号： H01L23/498 文献下载
摘要：一种嵌埋被动组件的封装基板，包括：核心板，具有开口；介电层单元，包覆该核心板，并填满该核心板的开口，且该介电层单元具有上、下表面；定位垫，嵌埋于该介电层单元的下表面；上、下表面具有多个电极垫的被动组件，嵌埋于该介电层单元中且位于该核心板的开口中，并对应该定位垫；第一线路层，设于该介电层单元的上表面上，且该第一线路层与该被动组件上表面的电极垫之间具有电性相连接的第一导电盲孔；以及第二线路层，设于该介电层单元的下表面上，且该第二线路层与该被动组件下表面的电极垫之间具有电性相连接的第二导电盲孔。由将被动组件嵌埋于该核心板与介电层单元中，有效使整体结构的高度降低。
被动组件封装及其制造方法

[发明专利]嵌埋穿孔芯片的封装结构及其制法-CN201110106836.6无效
发明人： 曾昭崇 -专利权人：欣兴电子股份有限公司;苏州群策科技有限公司
申请日： 2011-04-22 - 公布日： 2012-10-24 - 主分类号： H01L23/31 文献下载
摘要：一种嵌埋穿孔芯片的封装结构及其制法，该嵌埋穿孔芯片的封装结构包括：介电层，具有第一及第二表面；穿孔芯片，嵌埋于该介电层中，且该穿孔芯片具有多个导电穿孔，并在一表面上具有电性连接各该导电穿孔且外露于该介电层的第二表面的电极垫；以及第一线路层，设于该介电层的第一表面上，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔，以令高布线密度的芯片可设于该穿孔芯片的电极垫上，以整合高布线密度的半导体芯片。
穿孔芯片封装结构及其制法

[发明专利]嵌埋有半导体元件的封装结构及其制法-CN201010250039.0有效
发明人： 曾昭崇 -专利权人：欣兴电子股份有限公司
申请日： 2010-08-04 - 公布日： 2012-03-14 - 主分类号： H01L23/498 文献下载
摘要：一种嵌埋有半导体元件的封装结构，包括：基板，具有贯穿的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中嵌设有导体架，而各该导体架具有设在各该第一介电层中的壁部及延伸至该第一介电层表面的顶部；以及半导体芯片，设在该开口中。本发明封装结构是在基板中形成多个导体架，这些导体架可增强该基板的刚性，因此，当该基板两侧的表面形成非对称结构而遭受不对称应力时，将较一般基板更不易弯曲变形。本发明还提供该封装结构的制法。
嵌埋有半导体元件封装结构及其制法

1
2
下一页»
尾页
共 19 条