[发明专利]半导体结构及其制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及半导体结构及其制造工艺。

背景技术

半导体器体的尺寸是有限的，在从晶片上切割时，边缘上的晶格结构会被破坏。对于功率器件，如果被破坏的晶格与需要承受高压的结(junction)有关，就会导至较高的漏电流，从而降低击穿电压和稳定性。

这个问题可以通过在功率器件的边缘制造特殊的半导体结构来解决，从而使高压结的耗尽区(depletion regions)不与有晶格缺陷的切割带相交。这种半导体结构被称为终端结构(Edge Termination)。

常见的半导体结构包括电场限制环(Field Limiting Ring)和电场极板(Field Plate)。目前关于承受大电压半导体结构已经有比较完整的理论，如B.Jayant Baliga著的《Semiconductor Power Devices》(中文译为《半导体功率器件》)第3章第6节(1995年版)。该书中提出的一种等宽和等间隔的多电场限制环半导体结构如图1所示。该书中提出的一种电场极板的半导体结构如图2所示。

工业界也有不少根据以上原理实现的高耐压半导体结构的发明，如德国的发明专利DE19741167和DE19839971中，分别采用了交叠电场极板和电场限制环，实现了1.3mm材料宽度耐受7.2kV的能力，其结构分别示意图3和图4所示。但这两个发明的技术方案承受大电压时的稳定性和可靠性还不够。

发明内容

本发明的目的在于提供一种半导体结构及其制作方法，能够更好地控制半导体结构的性能，有更好的结构稳定性。

为解决上述技术问题，本发明的实施方式提供了一种半导体结构，包括半导体基底和该半导体基底表面上至少两组重复依次排列的单元；其中，

每组单元包含：

位于半导体基底表面的紧连的三个电场限制环，其中位于中间的电场限制环与半导体基底掺杂类型相反，位于两边的两个电场限制环与半导体基底掺杂类型相同。

本发明的实施方式还提供了一种半导体结构制作方法，用于制作如上文的半导体结构，方法包括以下步骤：

制作靠近元胞区的电场限制环；

制作位于中间的电场限制环；

制作远离元胞区的电场限制环。

本发明的实施方式还提供了一种半导体结构制作方法，用于制作如上文的半导体结构，方法包括以下步骤：

制作位于中间的电场限制环；

制作靠近元胞区的电场限制环；

制作远离元胞区的电场限制环。

本发明实施方式与现有技术相比，主要区别及其效果在于：

电场限制环三个一组，中心环与基底掺杂类型一致，两边环与基底底掺杂类型相反，与传统单一环或两环一组型电场限制环相比，新增一个环能够增加一个控制因子，利于控制性能；而分隔式分布则有利于结构稳定性。

如果按离元胞区从近到远的次序制作单元内的三个电场限制环，在制作最后一个电场限制环时，可以采用自对准方式，不需要光刻，因此整个流程只需要用2次光刻，生产成本低。

如果先制作中间的电场限制环，再制作两边的电场限制环，在制作中间环的前后加入一次光刻用于制作对准标记，可以使工艺控制更方便和精密，制作出来的结构质量更好。

进一步地，通过电场限制环和两个分层的电场极板的组合，使半导体器件不但能够耐受大电压而且能够在大电压下稳定可靠地工作。分层式电场极板有利于减小终端结构表面厚度，有利于降低制造成本。现有技术实现了利用1.3mm的材料宽度耐受7.2kV的能力，而本发明实施方式则利用1.5mm左右材料宽度实现3.5kV承受能力，利用2.0mm左右材料宽度实现7.5kV承受能力。不仅留足了余地，而且相对于边长＞15mm的应用，终端结构面积比例约20％，完全能够接受。同时，本发明实施方式通过采用间隔式电场限制环与分层带特定角度斜坡的电场极板结构，实现了将降低电场的同时均匀化表面电场的目的，使得在大电压下整个器件能够稳定工作，提高了可靠性；同时，当出现瞬时电场突然增大或集中时，由于本发明实施方式的设计留足了余地，亦能够完全承受。

进一步地，高低搭配的电场极板和特定角度的斜面有利于提高半导体结构在反向偏压下的稳定性和可靠性。

进一步地，使用硼磷硅玻璃或磷硅玻璃或其叠加作为隔离层，有利于增加半导体结构在反向偏压下的稳定性和可靠性。

进一步地，将每组单元中电场限制环与两个电场极板以导电材料相连接，使整个结构能够做得更为紧凑。

附图说明

图1是现有技术中一种等宽和等间隔的多电场限制环半导体结构示意图；