[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别是涉及一种具有不与特定连接垫重叠或直接连接的至少一凸块的半导体装置。

背景技术

请参照图1，其为已知半导体装置100的示意图。已知半导体装置100包含有内含有源与无源电子电路的有源区102、环绕着有源区102的一些连接垫(pad)104的半导体芯片101以及直接放置于该多个连接垫104上以作为外部连接之用的一些凸块(bump)106。该多个连接垫104之所以被设置环绕着有源区102，是因为来自该多个凸块106的压力可能会伤害到有源区102中的该多个有源电子电路。

请配合图1来参照图2，图2为应用玻璃上芯片(Chip-on-Glass，COG)技术将图1所示的半导体芯片101粘着(mount)于基板202上的示意图。如图所示，半导体装置100中的半导体芯片101由于其本身的面积而占用了基板202上接近边缘的面积，而基板202上所剩下的面积则用以作为显示区，因此，为了要最大化该显示区的面积，减少半导体芯片101(也就是半导体装置100)所占用的面积为必要的。

发明内容

为了更有效地利用显示区，本发明提供了一种具有较小芯片面积的半导体装置架构。

依据本发明的实施例，其提供了一种范例半导体装置。该半导体装置包含有半导体芯片、多个凸块以及至少一导电性组件。该半导体芯片包含有内建电子电路的有源区以及多个连接垫。该多个凸块则被设置于该半导体芯片上，其中至少一凸块的位置不与该多个连接垫中其中一特定连接垫在该半导体芯片上的位置重叠。该至少一导电性组件连接该至少一凸块的顶面以及该特定连接垫。

依据本发明的另一实施例，其亦提供了一种范例半导体装置。该半导体装置包含有半导体芯片、多个凸块以及至少一导电性组件。该半导体芯片包含有内建电子电路的有源区以及多个连接垫。该多个凸块则被设置于该半导体芯片上，其中至少一凸块的位置不与该多个连接垫中其中一特定连接垫直接连接。该至少一导电性组件连接该至少一凸块的顶面以及该特定连接垫。

附图说明

图1为已知半导体装置的示意图。

图2为应用玻璃上芯片技术将图1所示的该半导体芯片粘着于基板上的示意图。

图3为依据本发明的实施例的半导体装置的示意图。

图4为图3所示的半导体装置沿着切线4-4’的剖面图。

图5为图3所示的半导体芯片以玻璃上芯片技术而粘着于基板上的示意图。

附图标记说明

100、300            半导体装置

101、301            半导体芯片

102、302            有源区

104、304            连接垫

106、306            凸块

202、502            基板

402a、402b、402c    保护层

403                 导电性组件

404                 溅镀层

406                 导电层

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中普通技术人员应可理解，硬体制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。