[发明专利]半导体基板、电子器件、以及半导体基板的制造方法

说明书

技术领域

本发明涉及半导体基板(Semiconductor Wafer)、电子器件、以及半导体基板的制造方法。本发明，尤其涉及使用廉价的SOI(Silicon On Insulator)基板，在绝缘膜上形成了结晶性良好的化合物半导体结晶薄膜的半导体基板、电子器件、和半导体基板的制造方法。

背景技术

作为使用了GaAs系等的化合物半导体结晶的电子器件，开发有利用异质结的各种高功能电子器件。因为化合物半导体结晶的结晶性可左右电子器件的性能，所以被要求质量优良的结晶薄膜。在制造采用GaAs系的化合物半导体结晶的电子器件时，从异质结界面的晶格匹配等的要求考虑，选择在GaAs或与GaAs晶格常数极为接近的Ge等的底板基板(ベ一ス基板)上面结晶生长薄膜。

在专利文献1中记载了包括在具有晶格失配的基板或位错密度大的基板上生长的具有外延生长区域的限制区域的半导体器件。非专利文献1记载了由横向外延过度生长法形成的Ge覆盖的Si基板上的低位错密度GaAs外延生长层。在非专利文献2，记载了在Si基板上形成高质量的Ge外延生长层(以下，有时称之为Ge外延层)的技术。该技术中，在Si基板上限定区域地形成了Ge外延层之后，通过对Ge外延层实施循环热退火，而使Ge外延的平均位错密度变为2.3×10⁶cm^-2。

【专利文献1】日本特开平4-233720号公报

【非专利文献1】B.Y.Tsaur et.al.“Low-dislocation-density GaAs epilayers grown on Ge-coated Si substrates by means of lateral epitaxial overgrowth”，Appl.Phys.Lett.41(4)347-349，15 August 1982.

【非专利文献2】Hsin-Chiao Luan et.al.“High-quality Ge epilayers on Si with low threading-dislocation densities”，APPLIED PHYSICS LETTERS，VOLUME 75，NUMBER 19，8 NOVEMBER 1999.

发明内容

【发明概要】

优选在GaAs基板或是Ge基板等的可与GaAs晶格匹配的基板上形成GaAs系的电子器件。然而，GaAs基板或可与Ge基板等的GaAs晶格匹配的基板价格昂贵，此外，这些基板的散热特性不好，为了进行充分散热设计，而需要限制器件的形成密度。因此，需求一种具有使用廉价的Si基板形成的GaAs系等的化合物半导体的结晶薄膜的优质的半导体基板。更需要能够实现由GaAs系的电子器件高速转换的半导体基板。

为了解决上述课题，在本发明的第1方式中，提供半导体基板，其是依序具有底板基板、绝缘层、Si结晶层的半导体基板，包括设置在Si结晶层上用于阻挡化合物半导体的结晶生长的阻挡层，阻挡层具有贯通到Si结晶层为止的开口，在开口内部具有种晶，化合物半导体晶格匹配或准晶格匹配于种晶。同时，化合物半导体的开口中包含的部分具有以上的纵横尺寸比。

同时，由气体的P化合物表面处理种晶与化合物半导体的界面。种晶，比如，包含结晶生长得到的Si_xGe_1-x(0≤x＜1)结晶或以500℃以下的温度结晶生长的GaAs。化合物半导体是3-5族化合物半导体或是2-6族化合物半导体。化合物半导体，是3-5族化合物半导体，作为3族元素包含Al、Ga、In中的至少1种，作为5族元素可以含N、P、As、Sb中的至少1种。

开口底面积是1mm²以下。开口底面积也可以是1600μm²以下。开口底面积即使是900μm²以下也可以。开口底面的最大宽度为80μm以下。开口底面的最大宽度可以是40μm以下，也可以是5μm以下。阻挡层的外形的最大宽度是4250μm以下。阻挡层的外形的最大宽度也可以是400μm以下。