[发明专利]半导体中浅槽的制作方法

说明书

技术领域

本发明涉及一种半导体制作工艺流程，更涉及一种半导体中浅槽的制作方法。

背景技术

在元件集成度日趋紧密的今天，元件之间的隔离变得十分重要，为防止此相邻的晶体管发生短路，通常会在其间加入一隔离结构。

元件隔离普遍的技术为硅局部氧化技术(LOCOS)。然而，Locos仍具有多项缺点，包括已知应力产生的相关问题与LOCOS场隔离结构周围鸟嘴区(bird’sbeak)的形成等。而特别是鸟嘴区所造成的问题，使得在小型元件上的LOCOS场隔离结构不能有效地隔离。

有鉴于此，在工艺中以有其它元件隔离方法持续被发展出来，其中以浅槽隔离(Shallow Trench Isolation，STI)最被广泛应用，以加强隔离MOS晶体管。

如图1a～图1c所示，现有的浅沟槽隔离的制造流程为在基底层101上依序形成垫氧化层102和氮化硅掩模层104。然后在氮化硅掩膜层104上覆盖一层光刻胶，并对光刻胶进行曝光、显影工艺，以形成图案化的光刻胶层106。接着，以图案化的光刻胶层106为掩膜，进行蚀刻工艺，在基底101中形成浅槽107。

这种工艺有较大的蚀刻负载，不容易进行线宽控制，因此不利于器件尺寸的缩减。

发明内容

本发明提出一种半导体中浅槽制作工艺，能够解决上述问题。

为了达到上述目的，本发明提出一种浅槽制作方法，用于在基底层中形成浅槽，其特征是，包括以下步骤：

在基底层上依次形成栅氧化层、多晶硅栅层和氮化硅硬掩膜层；

在氮化硅硬掩膜层上涂覆光刻胶，并将光刻胶形成图案化的光刻胶层；

以图案化光刻胶层为掩膜，进行蚀刻，穿过氮化硅硬掩膜层停在多晶硅栅层上；

除去图案化光刻胶层；以及

以氮化硅硬掩膜层为掩膜，进行浅槽蚀刻，在基底层中形成浅槽。

可选的，栅氧化层的材料是氧化硅，形成方法为热氧化法。

可选的，氮化硅硬掩膜层的形成方法为化学气相沉积法。

可选的，形成图案化的光刻胶层是利用了对光刻胶进行曝光、显影的方法。

本发明提出的工艺，因为进行了两次小规模的蚀刻，并且利用了氮化硅硬掩膜层进行第二次蚀刻而形成浅槽，有引入更少的蚀刻负载，有着更好的线宽控制，有利于器件尺寸的进一步缩减。

附图说明

图1a～1c所示为目前在基底层中形成浅槽的工艺流程示意图；

图2a～图2f所示为本发明提出的在基底层中形成浅槽的工艺流程示意图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

图2a～图2f所示为本发明较佳实施例中浅槽的制作工艺步骤：

首先，在基底层201上形成栅氧化层202、多晶硅(Polycrystalline silicon)栅层203、氮化硅硬掩膜层204(如图2a所示)。其中，栅氧化层202的材料例如是氧化硅，形成方法包括热氧化法(Thermal Oxidation)。氮化硅硬掩膜层204的形成方法包括化学气相沉积法(Chemical Vapor Deposition，CVD)。

接着，在氮化硅硬掩膜层204上涂覆一层光刻胶205(如图2b所示)，涂覆光刻胶205的方式可以是，先将光刻胶205滴到氮化硅硬掩膜层204上，再旋转晶片，使光刻胶205涂布均匀。

然后，对光刻胶205进行图案化处理，形成图案化的光刻胶层206(如图2c所示)。其中，图案化光刻胶205包括曝光、显影等步骤。

接下来以图案化的光刻胶层206为掩膜，进行蚀刻，停在多晶硅栅层203上(如图2d所示)。本步骤中，在氮化硅硬掩膜层204中形成了沟槽207。

除去图案化光刻胶层206(如图2e所示)。

以氮化硅硬掩膜层204为掩膜，进行浅槽蚀刻，在基底层201中形成浅槽208(如图2f所示)。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。