[发明专利]半导体接触窗结构

说明书

技术领域

本发明涉及半导体接触窗结构，特别涉及三维集成电路的半导体装置结构。

背景技术

在已知的半导体制造上，集成电路使用单层的晶体管，以平面方式建造。新发展的半导体制造允许晶圆垂直的堆叠。垂直集成电路是指一层接一层地垂直放置数层传统平面技术产生的半导体电路，而形成三维集成电路。这允许集成电路具有较高的装置密度及较小的晶片面积。

三维集成电路典型地具有多层的以一或多个介电层隔离的导体层。配置在介电层内且在介层开口中的接触窗结构提供传导路径，以使得电信号能自一个导体层通过该传导路径到达另一个导体层。

图1A及图1B分别显示了已知技术的三维集成电路的其中一层接触窗结构的侧视图及俯视图。贯穿基板介层110(TSV，through-substrate-via)设置于基板100内以提供垂直连结至另一层。多个接触窗结构120覆盖于贯穿基板介层110的顶部表面，可透过金属线130而电连结至设置于基板100上的装置。目前由于没有特别的接触窗结构设计应用于三维贯穿基板介层晶圆，接触窗结构120的尺寸、形状及组态沿用如图1B的传统平面程序的设计规则。因此工艺窗口(process window)的接触窗蚀刻会被限制。此外，定义于传统设计规则的电流通常远小于通过贯穿基板介层110的电流。因此三维集成电路的电流会被限制，且在接触窗界面有潜在的电迁移问题，这会限制产品的型式。

因此当进展至三维设计后，需要一种新的接触窗结构以解决上述问题。

发明内容

为解决上述问题，本发明提供一种新的接触窗结构，以及一种新的用于三维集成电路的传输互连结构。本发明得以免除潜在的电迁移问题以及扩大工艺窗口的接触窗蚀刻。

根据本发明的一个方面，提供一种用于三维集成电路的半导体装置结构。半导体装置结构包含：具有第一表面及第二表面的基板；定义于基板内且自第一表面延伸至第二表面的介层；以及位于第一表面且与介层接触的多个第一接触窗结构。多个第一接触窗结构的各个与第一表面平行的截面具有第一侧及第二侧，且第一侧及第二侧中的较长侧与较短侧的比值约大于2：1。

根据本发明的另一方面，提供一种用于三维集成电路的半导体装置结构。半导体装置结构包含：具有第一表面及第二表面的基板；定义于基板内且自第一表面延伸至第二表面的介层；以及位于第一表面并与介层接触的多个第一接触窗结构。多多个第一接触窗结构的各个与第一表面平行的截面具有第一侧及第二侧，且第一侧及第二侧的较长侧与较短侧的比值约大于2：1，且多个接触窗结构的面积与平行于第一表面的介层的面积的比值约大于25％。贯穿基板介层的直径约小于5微米。较短侧的最小长度约小于0.4微米，且接触窗结构的间隔约小于0.5微米，较短侧的最小长度与间隔合并成的接触窗结构的最小节距(pitch)约小于0.9微米。

根据本发明的又一个方面，提供一种多芯片半导体结构。多芯片半导体结构包含：第一晶片，以及附着于第一晶片的第二晶片，其中第一晶片包含：具有第一表面及第二表面的第一基板；定义于第一基板内且自第一表面延伸至第二表面的第一介层；以及位于第一表面且与第一介层接触的多个第一接触窗结构。多个第一接触窗结构的各个与第一表面平行的截面具有第一侧及第二侧，且第一侧及第二侧的较长侧与较短侧的比值约大于2：1。多个接触窗结构的面积与平行于第一表面的第一介层的面积的比值约大于25％。第一介层的直径约小于5微米。第二侧的最小长度约小于0.4微米，且多个第一接触窗结构的间隔约小于0.5微米，第二侧的最小长度与间隔合并成的多个第一接触窗结构的最小节距(pitch)约小于0.9微米。

本发明的目的、实施例、特征及优点在下列优选实施例的特别说明，以及本发明的附图中将显而易见。

附图说明

透过同时参考下列详细说明及其附图，上述方面及许多伴随本发明的优点将会变的容易察知及更容易被理解，其中：

图1A及图1B是根据已知技术而分别显示三维集成电路的其中一层接触窗结构的侧视图及俯视图；

图2A是根据本发明的用于三维集成电路的接触窗结构的侧视图；

图2B-2E是显示根据本发明的实施例的多种接触窗结构的布局图案；

图3A-3B列出不同三维集成电路(3DIC)方案的接触窗面积比例的表格，图3C显示临界尺寸、间隔、及贯穿基板介层(TSV)尺寸D的定义；

图4A-4B显示本发明的介层应用于不同实施上；

图5A-5B是显示根据本发明的半导体装置结构的俯视图；以及