[发明专利]具有增强的接点可靠性的半导体封装及其制造方法

权利要求书

1.一种半导体封装，包括：

衬底；以及

布置在所述衬底上的至少一个封装单元，该封装单元包括：

具有焊盘的半导体芯片；

布置在所述半导体芯片下的底层；

布置在所述半导体芯片上的顶层，所述底层和所述顶层基本包围所述半导体芯片；以及

覆盖在所述顶层上的再分布结构，该再分布结构电连接到所述焊盘，

其中所述顶层和所述底层每个均包括具有比所述再分布结构和所述半导体芯片的模量低的模量的材料。

2.根据权利要求1所述的半导体封装，其中所述顶层和所述底层每个均包括具有在大约10MPa与大约1GPa之间的模量的材料。

3.根据权利要求1所述的半导体封装，其中所述底层和所述顶层包括硅酮化合物、橡胶化合物、光敏树脂化合物和合成树脂化合物中的至少一种。

4.根据权利要求1所述的半导体封装，其中所述底层和所述顶层具有在大约10μm与大约1000μm之间的厚度。

5.根据权利要求1所述的半导体封装，其中所述半导体芯片具有在大约10μm与大约100μm之间的厚度。

6.根据权利要求1所述的半导体封装，其中，所述再分布结构从所述焊盘延伸，并且覆盖穿透所述顶层和所述底层的通孔的内壁。

7.根据权利要求6所述的半导体封装，其中，所述至少一个封装单元包括顺序堆叠在所述衬底上的多个封装单元，并且每个所述封装单元均包括布置在所述通孔中的连接元件，并且其中所述多个封装单元中的邻近封装单元的所述连接元件电连接所述邻近封装单元的再分布结构。

8.根据权利要求7所述的半导体封装，进一步包括衬底连接元件，该衬底连接元件将所述封装单元的所述连接元件电连接到所述衬底上的衬底焊盘。

9.根据权利要求7所述的半导体封装，其中，被堆叠在远离所述衬底的封装单元的所述连接元件具有比被堆叠在靠近所述衬底的封装单元的连接元件的熔点低的熔点。

10.根据权利要求7所述的半导体封装，其中，所述多个封装单元被顺序堆叠在所述衬底上，从而使每个所述封装单元的所述顶层比所述底层距离所述衬底远。

11.根据权利要求7所述的半导体封装，其中，所述多个封装单元被顺序堆叠在所述衬底上，从而使每个所述封装单元的所述底层比所述顶层距离所述衬底远。

12.根据权利要求7所述的半导体封装，其中，在尺寸、形状和功能中的一个或多个方面，所述半导体芯片中的至少一个半导体芯片不同于所述半导体芯片中的至少另一个半导体芯片。

13.根据权利要求1所述的半导体封装，其中所述顶层和所述底层每个均包括不同的材料。

14.根据权利要求1所述的半导体封装，其中所述顶层和所述底层包括相同的材料。