[发明专利]半导体集成电路器件及其布图方法

权利要求书

1.一种带有多层布线结构的半导体集成电路器件，所述多层布线结构包括：第一组布线层和在所述第一组上设置的第二组布线层，所述半导体集成电路器件包括：

存储器宏，该存储器宏包括：

布置成矩阵的存储单元阵列，

连接存储单元并在列方向上延伸的位线对的多个对，和

具有连接位线对的读出放大器电路的列周边电路；以及

一个或多个通道布线，布置成沿不平行于所述列方向的行方向延伸；

其中所述一个或多个通道布线被设置在最靠近所述第一组的第二组的各层中最下面的一层中；

其中布置该第二组的各层的最下面的那层以避免任意的布线分段在列周边电路上沿着所述行方向延伸。

2.根据权利要求1的半导体集成电路器件，其中，M个所述通道布线满足如下关系式，以便M≥(Ya+Yb)/Yb，其中Ya和Yb分别是所述存储单元阵列和所述列周边电路在所述列方向上的长度。

3.根据权利要求2的半导体集成电路器件，其中，所述通道布线具有第一部分和第二部分，所述第一部分在所述存储单元阵列上延伸，所述第二部分在所述一层中沿所述存储单元阵列之外的方向延伸，所述第二部分的延伸方向在经过所述一层中在所述列周边电路上方的方向上。

4.根据权利要求3的半导体集成电路器件，其中，所述特定通道布线包括：

初始通道布线部分，包括所述第一部分，并被布置以在所述行方向上延伸；

校正通道布线部分，包括所述第二部分，并被布置在所述存储单元阵列之上以在所述行方向上延伸；和

中继通道布线部分，被布置以连接所述初始通道布线部分和所述校正通道布线部分。

5.根据权利要求1至4任一项的半导体集成电路器件，其中，所述存储器宏进一步包括：

被布置以在所述行方向上延伸的多条字线；和

地址控制电路，其与所述多条字线连接且被配置以根据行地址信号选择所述字线中的一个，并且

其中所述半导体集成电路器件进一步包括被布置在所述地址控制电路之上以在列方向上延伸的通道布线。

6.根据权利要求5的半导体集成电路器件，还包括：

(L-1)个在行方向上布置的存储器宏，L是大于1的整数，

其中所述L个存储器宏被布置在芯片上，

根据L和行方向上每个所述存储器宏的长度来确定行方向上所述芯片的长度，

根据列方向上每个所述存储器宏的长度来确定列方向上所述芯片的垂直长度，并且

所述M个通道布线被布置以在每个所述存储器宏的所述存储单元阵列之上延伸。

7.根据权利要求5的半导体集成电路器件，进一步包括：

定向布置的(L-1)个存储器宏，L是大于1的整数，

其中所述M个通道布线被布置以在每个所述存储器宏的所述存储单元阵列之上延伸而不被布置在所述列周边电路之上。

8.一种半导体集成电路器件中通道布线的布图方法，该半导体集成电路器件包括：

存储器宏，其包括：

存储单元阵列，其包括布置成矩阵的存储单元，

位线对，其与所述存储单元连接并在列方向上延伸，以及

列周边电路，其与所述位线对连接并包括读出放大器电路，

所述布图方法包括：

禁止将M个通道布线布置在所述列周边电路之上以在正交于所述位线对的行方向上延伸，M是大于1的整数；并且

将所述M个通道布线布置在所述存储单元阵列之上。

9.根据权利要求8的布图方法，其中，所述存储单元阵列和所述列周边电路在列方向上的长度为Ya和Yb，且M≥(Ya+Yb)/Yb，且

所述布置包括：

将所述M个通道布线在列方向上以均匀间距布置在所述存储单元阵列之上，而所述M个通道布线中的至少一个特定通道布线不被布置在所述列周边电路之上。

10.根据权利要求9的布图方法，其中，所述布置包括：

弯曲假定通过所述列周边电路上方的所述特定通道布线的通道路径，以使所述特定通道布线被布置在所述存储单元阵列之上。