[发明专利]半导体集成电路及其制造方法

权利要求书

1.一种半导体集成电路，具有：

形成在半导体基板上的集成化的功率晶体管；

形成在所述功率晶体管上的层间绝缘膜；

至少1个以上的第1金属图案，由在所述层间绝缘膜中且在所述功率晶体管的正上方形成的第1金属层构成，作为所述功率晶体管的第1电极发挥功能；

至少1个以上的第2金属图案，由所述第1金属层构成，作为所述功率晶体管的第2电极发挥功能；

单个的第1总线，由在所述层间绝缘膜中且在所述第1金属层的正上方形成的第2金属层构成，与所述至少1个以上的第1金属图案电连接；

单个的第2总线，由所述第2金属层构成，与所述至少1个以上的第2金属图案电连接；以及，

接触焊盘，对所述第1总线与所述第2总线逐一设置，

所述第1总线与所述第2总线的各个中，形成有至少1个细缝。

2.根据权利要求1所述的半导体集成电路，其特征在于：

所述第1总线与所述第2总线的各个中，分别设有至少1个以上的接触焊盘。

3.根据权利要求1所述的半导体集成电路，其特征在于：

所述功率晶体管，被分离层分割为多个。

4.根据权利要求1所述的半导体集成电路，其特征在于：

所述细缝，形成在所述第1总线与所述第2总线各自的周边部。

5.根据权利要求1所述的半导体集成电路，其特征在于：

所述细缝，形成在所述第1总线与所述第2总线各自的内部。

6.根据权利要求1所述的半导体集成电路，其特征在于：

所述细缝，在所述第1总线与所述第2总线各自的周边部及内部形成有多个。

7.根据权利要求1所述的半导体集成电路，其特征在于：

所述第1总线与所述第2总线，分别被所述细缝分割成多个，

在所述被分割成多个的总线中，分别形成有1个接触焊盘，

俯视下，所述功率晶体管的尺寸，具有所述被分割成多个的总线中的所述接触焊盘各自尺寸以上的大小。

8.一种半导体集成电路的制造方法，包括：

形成集成在半导体基板上的功率晶体管的工序；

在所述功率晶体管上形成第1层间绝缘膜的工序；

在所述功率晶体管的正上方，隔着所述第1层间绝缘膜堆积了第1金属层之后，通过对该第1金属层进行构图，形成作为所述功率晶体管的第1电极起作用的至少1个以上的第1金属图案、以及作为所述功率晶体管的第2电极起作用的至少1个以上的第2金属图案的工序；

在所述第1层间绝缘膜上，按照覆盖所述至少1个以上的第1金属图案和所述至少1个以上的第2金属图案的方式，形成第2层间绝缘膜的工序；

在所述第1金属层的正上方隔着所述第2层间绝缘膜堆积了第2金属层之后，通过对该第2金属层进行构图，形成与所述至少1个以上的第1金属图案电连接同时具有至少1个细缝的单个的第1总线，和与所述至少1个以上的第2金属图案电连接同时具有至少1个细缝的单个的第2总线的工序；

在所述第2层间绝缘膜上，按照覆盖所述第1总线和所述第2总线的方式，形成第三层间绝缘膜的工序；

在所述第三层间绝缘膜上，按照分别露出所述第1总线和所述第2总线的方式，对所述各个总线分别形成1个开口部的工序；

在各个所述开口部中分别露出的所述第1总线和所述第2总线上，设置接触焊盘的工序；以及，

在所述接触焊盘上安装至少1个连接部件的工序。

9.根据权利要求8所述的半导体器件的制造方法，其特征在于：

形成所述开口部的工序，包括在所述第3层间绝缘膜中，按照分别露出各个所述第1总线与所述第2总线的方式，对所述各个总线分别形成至少1个以上的开口部的工序。