[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及到一种具有布线层及接触插塞的半导体装置及其制造方法。

背景技术

在现有的半导体装置中，包括上层的二个布线层之间经由下层的布线层、及接触插塞连接的装置(例如参照专利文献1、2)。在专利文献1中，与接触插塞连接的下部电极130c经过开口127c，通过由多晶硅膜构成的布线123c、接触插塞130d，与布线133c电连接(参照图20)。在专利文献2中，布线206a通过接触插塞204a、由多晶硅构成的高电阻元件层211、接触插塞204b，而与布线206b电连接(参照图21)。

专利文献1：特开2000-164812号公报

专利文献2：特开2003-243522号公报

专利文献3：特开平8-181205号公报

专利文献4：特开2002-353328号公报

在专利文献1的布线结构中，由于需要下部电极130c、布线133c、接触插塞130d、布线123c，因此存在为了形成这些布线要素制造步骤数较多的问题。

并且，在连接二个接触插塞的下层布线上，如果使用专利文献1所示的由多晶硅膜构成的布线123c、专利文献2所示的由多晶硅构成的高电阻元件层211，则存在布线电阻变大的缺点。

发明内容

本发明的主要课题在于减少制造步骤数的同时使二个布线层之间电连接。

在本发明的第一视点下，在半导体装置中，其特征在于，在二个布线各自的下层部中，具有接触插塞，其形成为多珠串接形状至狭缝状，并且使上述二个布线电连接。

在本发明的第二视点下，在半导体装置中，其特征在于，具有：在基板上形成SRAM单元的第一区域；针对预定的上述SRAM单元数设置的电源悬挂部；上述第一区域和上述电源悬挂部之间的第二区域；从上述第一区域连续到上述电源悬挂部的嵌入布线，上述第一区域和上述第二区域及上述电源悬挂部在上述基板上在水平方向上连续。

在本发明的第三视点下，其特征在于包括以下步骤：向层间绝缘膜上涂敷保护层后，通过中间掩模进行曝光及显影，从而在上述保护层上形成多珠串接形状至狭缝状的图案部的步骤，上述中间掩模具有以比圆形的接触孔径小的间距宽度排列三个以上的接触图案；以上述保护层为掩模，至少在上述层间绝缘膜上形成多珠串接形状至狭缝状的开口部的步骤；在上述开口部上形成多珠串接形状至狭缝状的接触插塞的步骤；在含有上述接触插塞的上述层间绝缘膜上形成互相分离的二个布线的步骤。

根据本发明，为了电连接二个布线，在布线要素中形成二个布线及接触插塞这二个结构即可，和现有的制造方法相比，制造步骤减少，可实现从接触插塞上层开始的最佳的布线结构布局。并且，在形成连接到其他布线、元件的接触插塞的同时，形成多珠串接形状的接触插塞，因此和现有技术相比，具有可以低电阻电连接布线的优点。

附图说明

图1(A)是示意地表示本发明的实施方式1的半导体装置的结构的局部剖视图，图1(B)是X-X’之间的剖视图。

图2是示意地表示本发明的实施方式1的半导体装置的制造方法的第一步骤的剖视图。

图3是示意地表示本发明的实施方式1的半导体装置的制造方法的第二步骤的剖视图。

图4是示意地表示本发明的实施方式1的半导体装置的制造方法的第三步骤的剖视图。

图5是示意地表示在本发明的实施方式1的半导体装置的制造方法中使用的中间掩模的结构的局部俯视图。

图6是示意地表示在本发明的实施方式1的半导体装置的制造方法中使用的用于形成多珠串接形状的开口部的保护层的结构的局部俯视图。

图7(A)是示意地表示本发明的实施方式2的半导体装置的结构的局部剖视图，图7(B)是X-X’之间的剖视图。

图8是示意地表示在本发明的实施方式2的半导体装置的制造方法中使用的用于形成狭缝状的开口部的保护层的结构的局部俯视图。

图9(A)是示意地表示本发明的实施方式3的半导体装置的结构的局部剖视图，图9(B)是X-X’之间的剖视图。

图10是示意地表示本发明的实施方式3的半导体装置的制造方法的第一步骤的剖视图。

图11是示意地表示本发明的实施方式3的半导体装置的制造方法的第二步骤的剖视图。

图12(A)是示意地表示本发明的实施方式4的半导体装置的结构的局部剖视图，图12(B)是X-X’之间的剖视图。

图13(A)是示意地表示本发明的实施方式5的半导体装置的结构的局部剖视图，图13(B)是X-X’之间的剖视图。