[发明专利]模封阵列处理的半导体封装构造与其模封阵列处理制程

说明书

技术领域

本发明涉及一种半导体封装构造，特别是涉及一种模封阵列处理的半导体封装构造(MAP type semiconductor package)及其模封阵列处理制程。

背景技术

在半导体封装领域中，使用模封阵列处理(Mold Array Process，MAP)可以大幅降低封胶体的制造成本并提升封装效率。复数个晶片载体是一体包含在一基板条内，在粘贴半导体晶片之后，使用模封技术将一封胶体覆盖一基板条的大部分表面，沿着该些晶片载体的边界切割该封胶体与该基板条，可以得到方块形的MAP半导体封装构造。

请参阅图1所示，一种现有习知模封阵列处理的半导体封装构造100主要包含一晶片载体110、一晶片120与一封胶体130。其与传统单颗模封的半导体封装构造最大差异在于，该封胶体130是具有四周切割面，其是与该晶片载体110的切割边缘为纵向对齐。该晶片120是设置于该晶片载体110上。打线形成的复数个焊线140电性连接该晶片120的焊垫121至该晶片载体110，该封胶体130是以模封方式形成于该晶片载体110上，而该晶片载体110的下方可以设有复数个例如焊球的外接端子150。该封胶体130是具有与该晶片载体110对齐的切割面。然而模封阵列处理(MAP)制程容易在晶片120的一侧边形成一封装气泡131。请参阅图2所示，这是由于在模封阵列处理(MAP)制程中，复数个晶片载体110是阵列配置并一体连接成一基板条，一封胶体130在熟化前的前驱材料依模封方向132以模封方式大面积覆盖该些晶片载体110，由于该些晶片120会阻挡前驱材料的模流速度，故该封胶体130的前驱材料在该些晶片120的模流速度会小于在该些晶片载体110两侧的模流速度，且在越后段排列的晶片120部分，在该些晶片载体110中央(具有晶片120的部位)的模流速度与在该些晶片载体110两侧的模流速度差异会越来越大，晶片侧边的空气来不及排出，会有MAP封装气泡131的问题。

台湾发明专利证书号数第1240395「阵列型态基板上封胶方法」提出一种解决MAP封装气泡的半导体封装技术。在MAP制程中，在每一晶片载体的上表面两侧设有障碍物(obstruction)，以减缓两侧模流速度，而与晶片载体的上表面具有晶片部分的模流速度相当，以解决MAP封装气泡的问题。然而该些障碍物是为额外附加在晶片载体上，会增加制程步骤与封装成本。当采用厚膜焊罩层，则其厚度不足，减缓模流速度的效果有限。

由此可见，上述现有的模封阵列处理的半导体封装构造在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的模封阵列处理的半导体封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的模封阵列处理的半导体封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的模封阵列处理的半导体封装构造，能够改进一般现有的模封阵列处理的半导体封装构造，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的模封阵列处理的半导体封装构造存在的缺陷，而提供一种新型结构的模封阵列处理的半导体封装构造与模封阵列处理制程，所要解决的技术问题是使其能删减先前技术中的障碍物并仍具备延缓该封胶体在晶片载体两侧的局部流动速度，达到中央与侧边模流平衡，不会在晶片旁边产生MAP封装气泡，故能以原有元件的封胶体形状变化达到现有习知障碍物技术特征省略的功效。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明揭示一种模封阵列处理的半导体封装构造，主要包含一晶片载体、至少一晶片以及一封胶体。该晶片载体是具有一上表面、一下表面及复数个在该上表面与该下表面之间的切割边缘。该晶片是设置于该晶片载体的上表面并与该晶片载体电性连接。该封胶体是实质覆盖该晶片载体的上表面并密封该晶片，其中该封胶体的其中两侧是各形成为一模流限制部，其是较低于该封胶体的中央顶面且对齐至该晶片载体的对应切割边缘。另揭示该半导体封装构造之模封阵列处理制程。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。