“pwell”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果109个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN200610108488.5有效
发明人：炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-08-01 - 公布日： 2007-02-07 - 主分类号： H01L27/04 文献下载
摘要：提供一种半导体集成电路，包括：第1极性(P)的第1基板(PWELL1)，其被赋予第1基板电位(VBN1)；第1极性(P)的第2基板(PWELL2)，其被赋予与第1基板电位(VBN1)不同的第2基板电位(VBN2)和与第1极性(P)不同的第2极性(N)的第3基板(NWELL)，第1基板(PWELL1)与形成于该基板(PWELL1)上的MOSFET的源极所连接的电源或地分离，第3基板(NWELL)在第1基板(PWELL1)与第2基板(PWELL2)之间与第1及第2基板(PWELL1、PWELL2)相邻配置，在第3基板(NWELL)上形成有电路元件。
半导体集成电路

[发明专利]一种沟槽MOSFET器件及其制备方法-CN202310223641.2在审
发明人：郑博风;陈显平 -专利权人：重庆大学;重庆平创半导体研究院有限责任公司
申请日： 2023-03-09 - 公布日： 2023-06-06 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体技术领域，具体公开了一种沟槽MOSFET器件及其制备方法，其中器件包括N型衬底，N型衬底从下至上依次具有N型外延、两个Pwell区，两个Pwell区分别位于N型外延顶部的两侧；Pwell区内具有N+区和第一P+区，N+区和第一P+区位于Pwell区的顶部；两个Pwell区之间还具有两个倒梯形沟槽，倒梯形沟槽的一条斜边与对应的Pwell区和N+区接触；倒梯形沟槽内沉积有栅氧层；倒梯形沟槽内还具有多晶硅栅极区，多晶硅栅极区靠近对应的Pwell区和N+区；倒梯形沟槽外还具有第二P+区；第二P+区之间具有肖特基接触区；第一P+区和N+区顶部具有源极欧姆接触区，N型衬底的底部具有漏极欧姆接触区。
一种沟槽 mosfet 器件及其制备方法

[发明专利]一种底部保护接地沟槽型碳化硅MOSFET及其制备方法-CN202210401048.8有效
发明人：张益鸣 -专利权人：深圳芯能半导体技术有限公司
申请日： 2022-04-18 - 公布日： 2022-07-12 - 主分类号： H01L21/329 文献下载
摘要：本发明提供了一种底部保护接地沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（11），碳化硅衬底（10），碳化硅N外延（9）；碳化硅N外延（9）内部上方左侧的Pwell区（5）、中侧的沟槽区（12）、本发明包含Pwell，Ppluswell及PBottomPlus，Pwell和Ppluswell在注入缓冲层的作用下可以使Ppluswell保留了较浓且深的掺杂，兼顾Vth调整及耐击穿的调整；选择性同时刻蚀Pwell和Ppluswell区，得到的沟槽两侧分别是Pwell和Ppluswell，沟槽底部一侧保留部分Ppluswell的区域；基于侧壁保护层，对沟槽底部的Ppluswell进行加浓注入，得到浓掺杂且较深的PBottomPlus；沟槽底部保留的Ppluswell与PBottomPlus具有良好电气连接，保证了相邻的PBottomPlus区域可以接地，夹断Pwell和PlusWell间的强电场，保护拐角处的栅氧
一种底部保护接地沟槽碳化硅 mosfet 及其制备方法

[发明专利]一种用于ESD保护的基区变掺杂晶体管-CN202011393920.6在审
发明人：蒲石;田泽;郎静;邵刚;谢运祥 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-05 - 公布日： 2021-04-20 - 主分类号： H01L29/73 文献下载
摘要：本发明包括P型衬底、第一NWELL区、第一PWELL区、第一N+接触区、第二N+接触区和第一P+接触区，第一NWELL区位于P型衬底内部上方，第一PWELL区位于第一NWELL区内部右上方，第一N+接触区位于第一NWELL区内部左上方，第二N+接触区位于第一PWELL区内部左上方，第一P+接触区位于第一PWELL区内部右上方，第一PWELL区通过线性变掺杂的掺杂方式形成。
一种用于 esd 保护基区变掺杂晶体管

[发明专利]一种降低表面电场的抗辐射VDMOS器件制造方法-CN202310555807.0在审
发明人：徐政;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-17 - 公布日： 2023-10-27 - 主分类号： H01L21/336 文献下载
摘要：提供包括衬底、缓冲层和外延层的硅晶圆；在进行JFET注入后，两次推结分别形成第一PWELL结和第二PWELL结；第一PWELL结和第二PWELL结位于所述硅晶圆内部；进行源极注入形成源区，并在硅晶圆表面制作栅氧和多晶本发明通过二次注入和推结，把栅极下方PWELL与JFET结电场峰值由表面推到体内，提高了器件结构的单粒子烧毁和单粒子栅击穿性能。
一种降低表面电场辐射 vdmos 器件制造方法

[发明专利]一种碳化硅场效应晶体管及其制备方法-CN202310873160.6在审
发明人：张陈龙;杨程;王毅 -专利权人：扬州扬杰电子科技股份有限公司
申请日： 2023-07-17 - 公布日： 2023-09-19 - 主分类号： H01L21/336 文献下载
摘要：本发明更深的PWELL体区（也可叫PWELL掺杂区）增大了PWELL与N‑漂移区之间的横向电场对肖特基结的电场屏蔽效应，减小了肖特基结的电场从而降低了漏电。肖特基结漏电变小，在经历UIS工况时，分流一部分的电流从PWELL体区流向外部电极，从而减小了局部的电流密度和功耗，降低了器件的发热进而增大了器件UIS能力和可靠性。
一种碳化硅场效应晶体管及其制备方法

[发明专利]一种生产NLDMOS器件的方法及NLDMOS器件-CN202011384126.5在审
发明人：宋利军;张子敏 -专利权人：无锡先瞳半导体科技有限公司
申请日： 2020-12-01 - 公布日： 2021-03-16 - 主分类号： H01L29/78 文献下载
摘要：该方法包括首先提供一P+型衬底；然后在所述低阻P+型衬底两侧形成STI区域和Pwell层；再在所述Pwell层的上方生成栅极区域；然后在所述STI区域之间生成漏极区域和源极区域；最后在所述Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域；本发明提供的方法生产得到的NLDMOS器件面积大大减小，使电流检测功能的器件可集成。
一种生产 nldmos 器件方法

[发明专利]高密度Trench IGBT的制造方法-CN202211551671.8在审
发明人：杨涛涛;肖秀光;吕磊;朱辉 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-12-05 - 公布日： 2023-04-28 - 主分类号： H01L21/265 文献下载
摘要：本发明公开了一种高密度Trench IGBT的制造方法，包括步骤：S1、提供一衬底；S2、在衬底上制备Pwell注入区；S3、在Pwell注入区制备沟槽，沟槽延伸至衬底；S4、在沟槽内制备栅氧化层；S5、在沟槽内制备多晶硅区；S6、在Pwell注入区上制备Nplus注入区；S7、制备绝缘介质层和正面金属区；S8、制备集电极金属区。本发明的高密度Trench IGBT的制造方法，通过将Pwell注入的工艺顺序提前至栅氧化前完成，可以提高器件RBSOA能力的同时保证阈值稳定。
高密度 trench igbt 制造方法

[发明专利]常规隧穿场效应晶体管的衬底漏电隔离结构及工艺方法-CN201910265718.6在审
发明人：黄芊芊;仲原;陈诚;郭令仪;叶乐;黄如 -专利权人：北京大学
申请日： 2019-04-03 - 公布日： 2020-10-16 - 主分类号： H01L29/06 文献下载
摘要：一种常规隧穿场效应晶体管的衬底漏电隔离结构及工艺方法，属于微纳电子学技术领域，包括P型衬底，在P衬底上有有源区，有源区外为浅槽隔离；其特征是，有源区被NWELL包围；相邻两个NWELL之间是PWELL。相邻两个NWELL之间的PWELL，其宽度等于或稍小于两个Nwell之间的距离。本发明引进PWELL注入后，较小宽度的PWELL与NWELL实现的反向PN结就已经具有较好的漏电隔离效果。
常规场效应晶体管衬底漏电隔离结构工艺方法

[发明专利]用于ESD防护的高维持电流SCR器件-CN201810973512.4有效
发明人：乔明;肖家木;齐钊;梁龙飞;何林蓉;梁旦业;张波 -专利权人：电子科技大学
申请日： 2018-08-24 - 公布日： 2021-01-08 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种用于ESD防护的高维持电流SCR器件，包括：P型衬底、第一N型外延层、第一PWELL区、第一P+接触区、第一N+接触区、第二PWELL区、第二P+接触区、第三N+接触区；位于第一N型外延层上方且不与第一PWELL区、第二PWELL区相交的第二N+接触区；第一N+接触区与第一P+接触区通过金属短接形成金属阴极；第二P+接触区与第二N+接触区、第三N+接触区通过金属短接形成阳极。本发明可以通过调整第二PWELL区的浓度和长度来调节维持电流，从而避免器件发生闩锁，并使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
用于 esd 防护维持电流 scr 器件

[实用新型]一种绝缘栅双极晶体管-CN201721830403.4有效
发明人：陆江;刘海南;蔡小五;卜建辉;罗家俊 -专利权人：中国科学院微电子研究所
申请日： 2017-12-22 - 公布日： 2018-07-17 - 主分类号： H01L29/739 文献下载
摘要：本申请提供的一种绝缘栅双极晶体管，涉及半导体器件领域，包括：通过N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方
绝缘栅双极晶体管载流子存储层第二槽第一槽发射极漂移区半导体器件领域肖特基接触导通压降技术效果空穴阻挡耐压能力提升器件原有的耐压引入申请

[实用新型]一种低钳位电压正负浪涌防护二极管-CN202121261660.7有效
发明人：李炘;陈春雨 -专利权人：欧跃半导体（西安）有限公司
申请日： 2021-06-07 - 公布日： 2021-11-09 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种低钳位电压正负浪涌防护二极管，包括背面设有背面电极的衬底；衬底的正面设有沿水平方向排布的Nwell区和Pwell区；Nwell区和Pwell区之间、Nwell区的外端以及Pwell区的外端均设有深槽隔离；Nwell区的表面以P型离子注入形成P型掺杂层；Nwell区的上方设有合金势垒层；在Pwell区中通过N型离子注入形成N型掺杂层；每个深槽隔离的上方均设有氧化硅层，氧化硅层的上方设有正面金属电极；Nwell区上开设有引线孔以及与合金势垒层相对应的合金势垒区；Pwell区上开设有金属接触孔。
一种低钳位电压正负浪涌防护二极管

[发明专利]一种用于ESD保护的低压触发双向SCR器件-CN201611077364.5在审
发明人：蔡小五;魏俊秀;高哲;梁超;刘兴辉;翟丽蓉;吕川;闫明 -专利权人：辽宁大学
申请日： 2016-11-30 - 公布日： 2017-05-31 - 主分类号： H01L29/06 文献下载
摘要：一种用于ESD保护的低压触发双向SCR器件，包括有P型衬底，其结构为在P型衬底上设有NWell阱和PWell阱，PWell阱设置在中间,NWell阱设在PWell阱两侧；中间的PWell阱里形成有第三P
一种用于 esd 保护低压触发双向 scr 器件

[发明专利]一种NMOS低压触发的双向SCR结构-CN201611077368.3在审
发明人：蔡小五;魏俊秀;高哲;梁超;刘兴辉;翟丽蓉;吕川;闫明 -专利权人：辽宁大学
申请日： 2016-11-30 - 公布日： 2017-05-31 - 主分类号： H01L29/74 文献下载
摘要：一种NMOS低压触发的双向SCR结构，包括有P型衬底，其结构为在P型衬底上形成PWell阱、NWell阱，其中PWell阱设在中间位置，PWell阱两侧形成NWell阱；一侧的NWell阱里形成第一N+注入区和第一P+注入区,另一侧的NWell阱里形成第二N+注入区和第二P+注入区；在中间的PWell阱与两侧的NWell阱交界处分别形成第三N+注入区或第四N+注入区。
一种 nmos 低压触发双向 scr 结构

[发明专利]超结RC-IGBT器件结构-CN202210246452.2在审
发明人：程炜涛;姚阳 -专利权人：上海埃积半导体有限公司
申请日： 2022-03-14 - 公布日： 2022-06-24 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超结RC‑IGBT器件结构，包括横向依次设置的IGBT区、第一隔离区、FRD区和第二隔离区，上述四个区域内均包括正面金属层、背面金属层、绝缘介质层、位于绝缘介质层下方的沟槽，以及位于相邻沟槽之间的Pwell区；在IGBT区内，Pwell区和背面金属层之间由下至上依次设置集电极P+区、N型FS缓冲区和第一N‑基区；在FRD区内，Pwell区和背面金属层之间由下至上依次设置阳极N+区和第二N‑基区；在第一隔离区和第二隔离区内，Pwell区和背面金属层之间由下至上依次设置阳极N+区和P‑区。
rc igbt 器件结构

1
2
3
4
5
6
7
8
下一页»
尾页
共 109 条