“底填胶”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1489811个，建议您升级VIP下载更多相关专利

[实用新型]芯片封装涂胶设备-CN202220679716.9有效
发明人：陈纬铭 -专利权人：厦门通富微电子有限公司
申请日： 2022-03-25 - 公布日： 2022-10-21 - 主分类号： B05C5/02 文献下载
摘要：本实用新型公开了一种芯片封装涂胶设备，包括胶管、气压管路、温度传感器和温度调节单元，胶管内具有用于放置底填胶的密封腔，胶管上设有与密封腔连通的针头。气压管路与密封腔连通，用于向密封腔内输入高压气体并压迫底填胶从针头流出。温度传感器设置在密封腔内并用于检测底填胶的实时温度。温度调节单元连接在胶管和/或气压管路上并与温度传感器电连接，温度调节单元用于根据实时温度调节胶管内的底填胶的温度和/或气压管路内的高压气体的温度。本申请的温度传感器实时监测底填胶的温度并发送给温度调节单元，通过温度调节单元对底填胶进行温度调节，使底填胶维持在合适的温度并保持良好的流动性，改善胶管内底填胶固化的问题。
芯片封装涂胶设备

[发明专利]芯片倒装焊结构及其制备方法、芯片封装结构-CN202211127319.1在审
发明人：姜帅;甘志华;吴雷 -专利权人：北京七星华创微电子有限责任公司
申请日： 2022-09-16 - 公布日： 2023-01-20 - 主分类号： H01L23/13 文献下载
摘要：本申请涉及一种芯片倒装焊结构及其制备方法、芯片封装结构，芯片倒装焊结构包括基板、芯片和底填胶，基板的倒装焊区域上设有至少一个贯穿基板的通孔；芯片倒装焊接于基板，芯片与基板之间形成填胶区域；底填胶充满填胶区域和通孔本申请能够提高填充材料的流动速度，有效缩短填充时间；可以对填充材料在芯片和基板缝隙之间的流动进行调控，可以有效减小填胶区域内空洞的产生；通孔内的底填胶和填胶区域内的底填胶是一个整体，可以有效增加底填胶和基板之间的附着力，可以使应力的再分布作用更明显，有效提高倒装焊的可靠性；底填胶的形变能够一定程度上卸除因为芯片和基板热膨胀系数的不同产生的机械应力，使得芯片不会因热冲击而造成损坏。
芯片倒装结构及其制备方法封装

[发明专利]利于芯片底封胶爬胶高度均匀的处理方法和处理系统-CN202010287384.5在审
发明人：季洪虎;李文桃;潘浴宇 -专利权人：苏州通富超威半导体有限公司
申请日： 2020-04-13 - 公布日： 2020-08-25 - 主分类号： H01L21/67 文献下载
摘要：本申请公开了一种利于芯片底封胶爬胶高度均匀的处理方法和处理系统，所述处理方法包括：根据待封装芯片的规格参数，计算芯片封装所需底封胶的总量，规格参数包括：裸芯片的数量、单个裸芯片的长度、单个裸芯片的宽度、焊点的数量、单个焊点的半径、单个焊点的高度、底封胶的溢出高度和底封胶的溢出宽度；将底封胶的总量分为两个部分，其中一部分为芯片的对角的点胶量，剩余部分为芯片的填胶边的填胶量；根据填胶量在填胶边进行胶水填充，根据点胶量在对角进行点胶。本申请的方法通过改变现有填胶方式，将底封胶的量分为两部分，在填胶边进行“一”字型填胶后，在填胶边的对边的对角进行点胶，解决了爬胶高度不均匀的问题，提高了产品的可靠性。
利于芯片底封胶爬胶高度均匀处理方法系统

[实用新型]一种器件封装结构及制备器件封装结构的模具结构-CN202222321284.7有效
发明人：刘亚磊;李浩杰 -专利权人：荣耀终端有限公司
申请日： 2022-09-01 - 公布日： 2023-04-07 - 主分类号： H01L23/31 文献下载
摘要：其中，器件封装结构包括：器件和底填胶，器件包括基板部和锡球部，锡球部设置在基板部的第一侧面，且向远离第一侧面的方向延伸，底填胶填充在锡球部与第一侧面之间，且底填胶的一端位于第一侧面，底填胶的另一端向远离第一侧面的方向延伸整个器件封装结构在器件与印制电路板焊接之前，锡球部与基板部的第一侧面之间已预先填充有底填胶，从而无需再在器件封装结构的边缘进行点胶，进而不用考虑底填胶的流动性，从而可以选用CTE与器件封装结构中焊球的CTE相匹配的底填胶，使得器件封装结构不易产生热疲劳失效。
一种器件封装结构制备模具

[发明专利]底填胶填充芯片边缘区域的工艺方法-CN202110437178.2有效
发明人：冯光建;郭西;高群;顾毛毛 -专利权人：浙江集迈科微电子有限公司
申请日： 2021-04-22 - 公布日： 2023-06-27 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种底填胶填充芯片边缘区域的工艺方法，包括以下步骤：步骤S1，提供基板，在基板待贴装芯片的表面改性成对底填胶胶体非浸润；步骤S2，通过表面贴片工艺将芯片贴装在基板的该表面；并通过回流焊焊接；回流焊焊接时，在芯片与基板之间围绕芯片四周分布有焊接柱；步骤S3，对芯片边缘的基板边缘区域改性成对底填胶胶体浸润；步骤S4，在芯片边缘的基板边缘区域设置底填胶，加热回流使底填胶布满芯片边缘和基板边缘区域，然后固化得到最终的模组本发明能够在进行底填胶填充工艺时避开不需要覆盖的芯片表面区域。
底填胶填充芯片边缘区域工艺方法

[发明专利]多芯片贴装结构及其制备方法-CN202110304969.8有效
发明人：冯光建;顾毛毛;黄雷;郭西;高群 -专利权人：浙江集迈科微电子有限公司
申请日： 2021-03-23 - 公布日： 2021-06-22 - 主分类号： H01L21/67 文献下载
摘要：本发明提供一种多芯片贴装结构及制备方法，制备包括：在基板上贴装多个芯片，在芯片上制备填充辅助层以形成腔体，对应所述腔体具有气体进口和气体出口，在气体进口涂底填胶材料，在气体出口处施加负压，基于空气压力使底填胶材料流入芯片底部形成底部填充胶对于多个芯片模组的封装结构，本发明在待封装芯片与基板之间构建腔体，在气体进口涂底填胶材料，在气体出口施加负压，使底部填胶在气压作用下被压入芯片底部，能够减小多芯片结构底填胶的填充难度，有利于解决填充气泡的问题还可解决多芯片小间距的结构中，填胶头难以放置、填胶工艺复杂及对前续步骤结构影响大的问题。本发明工艺简单，还可解决多个芯片集成难时以按需进行填充的问题。
芯片结构及其制备方法

[发明专利]具有高抵抗外力能力的生物识别模组及其制备方法-CN201711338404.1在审
发明人：林清;柳希超 -专利权人：江西合力泰科技有限公司
申请日： 2017-12-14 - 公布日： 2018-06-01 - 主分类号： G06K9/00 文献下载
摘要：本发明提供一种种具有高抵抗外力能力的生物识别模组及其制备方法，所述生物识别模组从上到下依次包括芯片层、连接层以及电路板，所述芯片层从上到下依次包括环氧树脂覆盖层、晶圆保护层、晶圆、粘合剂以及基板，所述连接层包括焊锡以及填充在所述焊锡之间的底填胶，所述底填胶位于所述芯片层和所述电路板之间，所述底填胶绕所述芯片层一圈且设置有一排气口。在上述模组及方法中，加宽焊锡间距、增加焊锡高度、对助焊剂进行清洗、进行两次底部填胶和对底填胶进行加压固化的最终目的在于填充基板和电路板之间的间隙，使在受到外力冲击时，生物识别模组自身不存在受力空白区域。
模组填胶生物识别芯片层焊锡电路板从上到下外力能力连接层晶圆制备环氧树脂抵抗粘合剂加压固化空白区域填充基板外力冲击保护层覆盖层排气口助焊剂加宽基板受力填充清洗

[发明专利]贴装芯片结构及其制备方法-CN202110309062.0在审
发明人：王晨歌;周琪;张兵 -专利权人：浙江臻镭科技股份有限公司
申请日： 2021-03-23 - 公布日： 2021-07-16 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种芯片贴装结构及制备方法，制备方法包括：在基板上贴装芯片，在芯片周围制作隔离层，隔离层中预留气体进口和气体出口，在气体进口处涂底填胶材料，在气体出口处施加负压，基于空气压力使底填胶材料流入芯片组件底部形成底部填充胶本发明通过在隔离层中制备气体进口和气体出口，在气体进口处涂底填胶材料，气体出口施加负压，通过增加负压使底部填胶在气压的作用下被压入芯片底部，能够减小底填胶的填充难度。
芯片结构及其制备方法

[发明专利]一种扇出型封装方法及扇出型封装器件-CN202010121665.3有效
发明人：王耀尘;李尚轩;石佩佩 -专利权人：南通通富微电子有限公司
申请日： 2020-02-26 - 公布日： 2022-02-11 - 主分类号： H01L21/56 文献下载
摘要：本申请提供了一种扇出型封装方法及扇出型封装器件，所述封装方法包括：将金属柱的一端贴附于载盘上，其中，所述金属柱位于芯片的功能面上，且与所述芯片的所述功能面上的焊盘电连接；在所述芯片的所述功能面与所述载盘之间形成底填胶，所述底填胶覆盖所述金属柱；在所述载盘设置有所述芯片一侧形成塑封层，所述塑封层覆盖所述芯片以及所述底填胶；去除所述载盘。通过上述方式，本申请能够利用底填胶固定芯片，进而降低芯片在压合成型过程中发生偏移和飞偏的概率。
一种扇出型封装方法器件

[发明专利]输入输出组件的制作方法、输入输出组件及电子装置-CN201810201730.6在审
发明人：向韬;曾武春;侯康;周国安 -专利权人：广东欧珀移动通信有限公司
申请日： 2018-03-12 - 公布日： 2018-09-11 - 主分类号： H04M1/02 文献下载
摘要：本发明公开的一种输入输出组件的制作方法包括：提供壳体和面板组件，壳体包括底壁和自底壁的侧边延伸的侧壁，底壁与侧壁围成有用于收容面板组件的凹槽，底壁开设有连通凹槽的注胶孔，面板组件包括边缘，侧壁包括用于与边缘相对配合的内侧面；将面板组件设置在凹槽，侧壁与边缘之间形成有缝隙，缝隙与注胶孔直通；通过注胶孔将填缝胶水填充至缝隙；和固化填缝胶水以固定连接壳体和面板组件。本发明的输入输出组件的制作方法通过在底壁开设的连通凹槽的注胶孔将填缝胶水填充至缝隙，使得填缝胶水不会渗入凹槽污染壳体和/或面板组件。本发明还提供了一种输入输出组件和电子装置。
输入输出组件底壁面板组件注胶孔侧壁壳体填缝和面板组件电子装置胶水填充胶水连通制作侧边延伸相对配合固化渗入收容侧面污染

[实用新型]一种鞋用高减震自粘型发泡橡胶后跟-CN201920839902.2有效
发明人：肖慧;魏旭芳;王清林;王纳新 -专利权人：际华三五一五皮革皮鞋有限公司
申请日： 2019-06-05 - 公布日： 2020-04-21 - 主分类号： A43B21/26 文献下载
摘要：本实用新型公开了一种高减震自粘型发泡橡胶后跟，包括填芯，所述填芯有若干个竖直方向的通孔，大底表面涂覆有发泡橡胶，填芯置于大底表面的发泡橡胶上，填芯上设有中底；发泡橡胶上设置有立柱，立柱插接在填芯的通孔内；大底表面涂覆的发泡橡胶穿过填芯通孔，高温硫化形成立柱插接在填芯的通孔内，发泡橡胶使填芯粘合固定大底和中底，发泡橡胶降低鞋靴重量，无需胶黏剂，实现鞋靴后跟的粘合，牢固耐用，且能满足环保要求。
一种鞋用高减震发泡橡胶后跟

[发明专利]一种磁性胶、减少填胶气泡和孔隙的方法及填胶用的装置-CN202210867378.6在审
发明人：季小好;张传杰;陈意桥;雷华伟;刘志方;张博文;孙维国 -专利权人：浙江拓感科技有限公司
申请日： 2022-07-22 - 公布日： 2022-09-20 - 主分类号： C09J11/04 文献下载
摘要：本发明的目的是针对现有技术采用点胶头作红外探测器底填胶时由于填胶过程中水平层与垂直方向上的扩散存在差异，在胶水固化之后出现未填充的空隙与胶内气泡，导致芯片与读出电路之间的连接性差的不足，提供一种磁性胶、减少填胶气泡和孔隙的方法及填胶用的装置，本发明的磁性胶，在所述的胶液中混合有绝缘磁性纳米棒，所述绝缘磁性绝缘纳米棒的长度为100nm‑200nm，在胶水中的含量按质量计算为5±1%；本发明的一种底填胶用磁力发生装置，所述磁力发生装置能产生磁场，所述磁场用于作用磁性胶中的磁子使其产生运动，本发明提供的磁性胶和磁力发生装置，胶水中的磁子被磁场吸引，使其在胶水中运动，从而可促进胶水扩散。
一种磁性减少气泡孔隙方法填胶用装置

[发明专利]点胶方法-CN201810201727.4在审
发明人：向韬;侯康;曾武春;周国安 -专利权人：广东欧珀移动通信有限公司
申请日： 2018-03-12 - 公布日： 2018-07-24 - 主分类号： H04M1/02 文献下载
摘要：本发明公开的一种点胶方法包括：提供壳体和面板组件，壳体包括底壁和自底壁的侧边延伸的侧壁，底壁与侧壁围成有凹槽，面板组件包括外侧面和与外侧面连接的上表面；在上表面的外边缘涂设填缝胶水以使填缝胶水流至外侧面；将面板组件设置在凹槽中以使填缝胶水填充外侧面与侧壁的顶部之间的缝隙；和固化填缝胶水以固定连接壳体和面板组件。上述点胶方法中，在上表面的外边缘涂设填缝胶水有利于将填缝胶水设置在面板组件的外侧面，进而将面板组件装入凹槽中不仅可以解决在面板组件装入凹槽后难以点胶的问题，还可以进一步减小侧壁与外侧面之间的缝隙。
外侧面面板组件填缝胶水侧壁点胶上表面底壁壳体和面板组件外边缘涂设装入侧边延伸胶水填充填缝胶减小固化

[发明专利]半导体封装-CN201611042498.3在审
发明人：杨承育;翁承谊 -专利权人：南茂科技股份有限公司
申请日： 2016-11-24 - 公布日： 2018-02-23 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种半导体封装，包括第一芯片、绝缘保护层、第二芯片、多个第二导电凸块及底填胶。绝缘保护层配置于第一芯片的第一主动面上，绝缘保护层包括一凹槽。底填胶位在绝缘保护层的凹槽与第二芯片之间，底填胶包覆这些第二导电凸块。本发明可降低底填胶外溢到焊球接垫或焊球的机率。
半导体封装

[发明专利]六面保护的扇出型封装方法及封装结构-CN202310924069.2在审
发明人：李尚轩;赵裕;庄佳铭;陈志澂 -专利权人：南通通富科技有限公司
申请日： 2023-07-26 - 公布日： 2023-09-19 - 主分类号： H01L21/60 文献下载
摘要：本公开实施例提供一种六面保护的扇出型封装方法及封装结构，所述方法包括：提供晶圆；在晶圆的正面形成间隔分布的多个导电凸柱；在晶圆的正面形成底填胶层，底填胶层包裹多个导电凸柱；将底填胶层背离晶圆的一侧进行减薄，以露出多个导电凸柱；将晶圆进行切割形成多个芯片，每个芯片的正面设置有导电凸柱以及包裹导电凸柱的底填胶层；选择多个芯片进行塑封，形成包裹多个芯片的塑封层；在塑封层的表面以及每个芯片的正面形成重布线层。该方法，优化研磨塑封胶导致的孔洞问题，进而改善重布线层走线的良率，改善不同材料界面分层问题，提高产品可靠性，可满足高密度的导电凸柱间的充分填充；降低导电凸柱被冲断的风险，工艺简单、节约成本、提高精度。
保护扇出型封装方法结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条