专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果88个,建议您升级VIP下载更多相关专利
  • [实用新型]移载机构及分选机-CN202223254801.X有效
  • 缪宁海;宣威 - 南通通富微电子有限公司
  • 2022-12-05 - 2023-09-26 - H01L21/677
  • 本实用新型公开一种移载机构及分选机,移载机构应用于超大尺寸且中间镂空的芯片,移载机构包括取放组件,取放组件包括支架以及至少四个取料焊头,至少四个取料焊头呈矩形四点分布,取料焊头的一端与支架相连,各个取料焊头连接支架的一端位于同一平面内;每个取料焊头在其与支架相连的方向上弹性可移动。本方案中取放组件具有多个取料焊头,能够多点位吸取超大尺寸且中间镂空的芯片;取料焊头可在其与支架的连接方向上弹性可移动,确保吸取芯片时各个取料焊头之间的共面性,避免对芯片造成压伤。
  • 机构分选
  • [发明专利]一种扇出型封装方法-CN201910113228.4有效
  • 王耀尘;白祐齐;石磊;夏鑫 - 南通通富微电子有限公司
  • 2019-02-14 - 2023-03-21 - H01L21/56
  • 本申请公开了一种扇出型封装方法,所述封装方法包括:提供载盘,所述载盘包括相背设置的第一侧和第二侧;将至少一个芯片的背面固定在所述载盘的所述第一侧上,其中,所述芯片设置有正面及所述背面,所述正面设置有焊盘,且对应所述焊盘的位置设置有光阻;在所述载盘的所述第一侧上形成塑封层,所述塑封层覆盖所述芯片及所述光阻。通过上述方式,本申请能够增强对芯片正面的保护。
  • 一种扇出型封装方法
  • [发明专利]工件表面质量的检测方法及检测装置、外观机-CN202010528610.4有效
  • 李志 - 南通通富微电子有限公司
  • 2020-06-11 - 2023-01-20 - G01N21/88
  • 本发明提供一种工件表面质量的检测方法及检测装置、外观机。检测方法包括:将工件的待检测面划分为多个待检测区域,每个所述待检测区域对应一个预设的检测缺陷阈值;分别获取每个所述待检测区域的第一检测图像;根据每个所述待检测区域的所述第一检测图像以及对应的所述检测缺陷阈值,确定所述待检测面的质量。本发明的检测方法,在工件的待检测面各区域位置因外界因素(如切割刀痕等)影响导致待检测面各位置处的色差较大时,通过采用分区域的表面质量检测方式,可以有效减少机台的误报警率,提高产品良率,提高机台产能。
  • 工件表面质量检测方法装置外观
  • [发明专利]一种半导体封装器件-CN202010739154.8有效
  • 缪小勇;陈子国;刘培生 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-10-28 - H01L25/16
  • 本申请公开了一种半导体封装器件,属于半导体技术领域。本申请公开的半导体封装器件包括封装基板、至少一个第一封装体、感光芯片和弯折的电连接件。其中,需要与感光芯片互连的主芯片设置于第一封装体中,第一封装体表面具有外露的与主芯片电连接的电连接点;电连接件将第一封装体表面的部分电连接点与感光芯片电连接,第一封装体表面的其余部分电连接点与封装基板电连接,且感光芯片、第一封装体和封装基板堆叠设置。因此节约了横向空间,减小了感光芯片与第一封装体互连形成的半导体封装器件的整体体积,提高了集成度。
  • 一种半导体封装器件
  • [发明专利]一种半导体封装器件-CN202010740347.5有效
  • 李骏;戴颖 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-10-28 - H01L25/16
  • 本申请公开了一种半导体封装器件,该半导体封装器件包括:基板、多个第一封装元件和电连接件,其中,多个第一封装元件层叠设置于基板上,第一封装元件包括至少一个主芯片和电连接结构,电连接结构与主芯片的功能面上的焊盘电连接且具有外露的位于第一封装元件侧面的部分;电连接件位于层叠设置的多个第一封装元件的侧面,且与位于多个第一封装元件侧面的电连接结构以及基板电连接。通过上述方式,本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。
  • 一种半导体封装器件
  • [发明专利]扇出型封装方法和扇出型封装器件-CN202210307037.3在审
  • 张小翠;谢庭杰;王雪;庄佳铭 - 南通通富微电子有限公司
  • 2022-03-25 - 2022-08-05 - H01L21/60
  • 本申请公开了一种扇出型封装方法和扇出型封装器件,扇出型封装方法包括:提供载板;在所述载板上设置多个芯片,且相邻所述芯片之间具有间隙;在至少部分所述间隙内形成胶粘部;在所述载板设有所述芯片的一侧形成塑封部;其中,所述塑封部至少连续覆盖所述芯片以及所述胶粘部背离所述载板一侧。扇出型封装器件包括:多个芯片,相邻所述芯片之间具有间隙;胶粘部,位于至少部分所述间隙内;塑封部,至少连续覆盖所述芯片以及所述胶粘部的同一侧。本申请提供的扇出型封装方法和扇出型封装器件,能够避免在相邻芯片之间的间隙处的塑封部产生裂缝。
  • 扇出型封装方法器件
  • [发明专利]一种芯片封装方法-CN202010740310.2有效
  • 戴颖;李骏 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-07-26 - H01L21/56
  • 本申请公开了一种芯片封装方法,属于半导体技术领域。本申请公开的芯片封装方法在芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构,该电连接结构从包含单颗芯片的封装体的侧面露出,以使芯片功能面上的焊盘从芯片的侧面引出,进而与其他电气元件电连接。本申请未在芯片上开设通孔,保障了芯片结构的完整性,并且通过多个封装体侧面的电连接结构与其他电连接件电连接后,使芯片之间实现互连,该方式相较于打线的方式连接更可靠,相较于开设通孔的方式芯片的结构强度更高。
  • 一种芯片封装方法
  • [发明专利]一种半导体封装器件-CN202010740312.1有效
  • 缪小勇;吴品忠 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-07-26 - H01L23/31
  • 本申请公开了一种半导体封装器件,属于半导体技术领域。本申请公开的半导体封装器件包括封装基板、至少一个第一芯片、第一封装体和弯折的电连接件。其中,需要与第一芯片互连的主芯片设置于第一封装体中,第一封装体的侧面具有外露的与主芯片电连接的第一电连接结构;电连接件将从第一封装体侧面外露的部分第一电连接结构与第一芯片的部分焊盘电连接,第一芯片的其余部分焊盘与封装基板电连接,且第一封装体、第一芯片和封装基板堆叠设置。从而节约了横向空间,减小了第一芯片与第一封装体互连形成的器件的整体体积,提高半导体封装器件的集成度和可靠性。
  • 一种半导体封装器件
  • [发明专利]一种芯片互连方法-CN202010740336.7有效
  • 吴品忠;缪小勇 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-07-19 - H01L21/768
  • 本申请公开了一种芯片互连方法,属于半导体技术领域。本申请公开的芯片互连方法将第一芯片的非功能面一侧黏贴于第一封装体的一侧表面,使第一芯片与第一封装体堆叠设置,并利用弯折的电连接件将从第一封装体侧面外露的部分第一电连接结构与第一芯片的部分焊盘电连接;进一步将封装基板设置于堆叠方向上,并通过第二电连接结构与第一芯片的其余部分焊盘电连接。从而节约了横向空间,减小了第一芯片与第一封装体互连形成的器件的整体体积,提高半导体封装器件的集成度和可靠性。
  • 一种芯片互连方法
  • [发明专利]一种芯片互连方法-CN202010740323.X有效
  • 吴品忠;缪小勇 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-07-15 - H01L21/768
  • 本申请公开了一种芯片互连方法,属于半导体技术领域。本申请公开的芯片互连方法将需要与第一芯片互连的主芯片设置于第一封装体中,并在第一封装体侧面露出与主芯片电连接的部分第一电连接结构;然后使用可弯折的电连接件将从第一封装体侧面露出的部分第一电连接结构与第一芯片的部分焊盘电连接,并弯折电连接件使第一芯片与第一封装体堆叠设置;进一步将封装基板设置于堆叠方向上,并通过第二电连接结构与第一芯片的其余部分焊盘电连接。从而节约了横向空间,减小了第一芯片与第一封装体互连形成的器件的整体体积,提高半导体封装器件的集成度和可靠性。
  • 一种芯片互连方法
  • [发明专利]一种半导体封装器件和芯片互连方法-CN202010739151.4有效
  • 李骏;戴颖 - 南通通富微电子有限公司
  • 2020-07-28 - 2022-07-12 - H01L25/16
  • 本申请公开了一种半导体封装器件和芯片互连方法,该半导体封装器件包括:基板、多个第一封装元件和导电胶,其中,多个第一封装元件层叠设置于基板上,第一封装元件包括至少一个主芯片和电连接结构,电连接结构与主芯片的功能面上的焊盘电连接且具有外露的位于第一封装元件侧面的部分;导电胶位于层叠设置的多个第一封装元件的侧面,且与位于多个第一封装元件侧面的电连接结构以及基板电连接。通过上述方式,本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。
  • 一种半导体封装器件芯片互连方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top