“导电型杂质”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3111527个，建议您升级VIP下载更多相关专利

[发明专利]碳化硅半导体装置的制造方法及碳化硅半导体装置-CN202210729333.2在审
发明人：铃木拓马 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-06-24 - 公布日： 2023-10-03 - 主分类号： H01L21/336 文献下载
摘要：实施方式的碳化硅半导体装置的制造方法，在包含碳化硅的基板上形成半导体层；向所述半导体层注入第一导电型的杂质，形成具有第一浓度的第一导电型的第一半导体区域；向所述第一半导体区域的多个部位注入第二导电型的杂质，与所述第一导电型的第一半导体柱部分一起形成与所述第一半导体柱部分相邻的具有第二浓度的第二导电型的第二半导体柱部分；反复进行所述半导体层的形成、所述第一半导体区域的形成、所述第一半导体柱部分及所述第二半导体柱部分的形成
碳化硅半导体装置制造方法

[发明专利]一种半导体发光元件-CN202210367175.0在审
发明人：阚钦 -专利权人：安徽格恩半导体有限公司
申请日： 2022-04-08 - 公布日： 2022-07-29 - 主分类号： H01L33/42 文献下载
摘要：本发明涉及半导体光电器件的技术领域，特别是涉及一种半导体发光元件，从下至上依次包括衬底、第一导电型半导体、多量子阱、第二导电型半导体和透明导电层，第二导电型半导体和透明导电层组成接触层结构，透明导电层的C、O浓度沿(001)方向从高C、O浓度3E18cm‑3迅速下降至低C、O浓度5E17cm‑3，第二导电型半导体的C、O浓度沿(001)方向则从低C、O浓度5E17cm‑3迅速上升至高C、O浓度3E18cm‑3；透明导电层形成低浓度CO杂质5E17cm‑3，减少CO杂质的电子补偿机制，减少其向第二导电型半导体提供电子与第二导电型半导体的空穴形成非辐射复合，从而降低费米能级偏移，使透明导电层兼具高的负偏置温度应力稳定性
一种半导体发光元件

[发明专利]齐纳二极管-CN200610101492.9无效
发明人：藤井秀纪 -专利权人：三菱电机株式会社
申请日： 2006-07-10 - 公布日： 2007-01-24 - 主分类号： H01L29/866 文献下载
摘要：该齐纳二极管包括半导体衬底、在半导体衬底的表面上形成的第1导电型的第1区域和以包含在第1区域中的方式形成在半导体衬底表面上的第2导电型的第2区域，将第1区域和第2区域的接合面作为pn结面，第1区域中的第1导电型的杂质浓度在半导体衬底的表面最高，第2区域中的第2导电型的杂质浓度在半导体衬底的表面最高。
齐纳二极管

[发明专利]半导体器件及其制造方法-CN200510135767.6无效
发明人：上月繁雄;奥村秀树;斎藤涉;泉沢优;盐见正彦;小林仁;都鹿野健一;柳泽晓;吉冈裕典;木村学 -专利权人：株式会社东芝
申请日： 2005-12-28 - 公布日： 2006-08-02 - 主分类号： H01L29/78 文献下载
摘要：该半导体器件的结构是，在成为多个MOSFET单元的公用漏极的第一导电型半导体衬底上，形成具有比该半导体衬底低的杂质浓度的中间半导体层。在此中间半导体层上，形成由具有比中间半导体层低的杂质浓度的第一导电型半导体区域构成的基柱区域。
半导体器件及其制造方法

[发明专利]具有双极性晶体管的半导体装置-CN00806939.5有效
发明人：坂本和久 -专利权人：罗姆股份有限公司
申请日： 2000-04-28 - 公布日： 2002-05-15 - 主分类号： H01L29/73 文献下载
摘要：一种具有双极性晶体管的半导体装置,具有在该双极性晶体管的基极区域电气连接基极电极的基极触点部,所述基极触点部在平面结构中从所述发射极区域侧开始形成高杂质浓度区域和低杂质浓度区域反复排列的结构,该结构是与基极区域相同的导电型的高杂质浓度区域和在相对的导电型区域或相同导电型的低杂质浓度区域反复排列的结构
具有极性晶体管半导体装置

[发明专利]拍摄装置-CN201910353663.4在审
发明人：佐藤好弘;平濑顺司 -专利权人：松下知识产权经营株式会社
申请日： 2019-04-29 - 公布日： 2019-12-10 - 主分类号： H01L27/146 文献下载
摘要：本发明的拍摄装置具备：对光进行光电变换而生成信号电荷的光电变换部；表面含有第一半导体层的半导体基板；作为所述第一半导体层内的第一导电型的杂质区域并蓄积所述信号电荷的电荷蓄积区域；包含所述第一半导体层内的第一导电型的第一杂质区域作为源极或漏极的第一晶体管所述阻断结构包含：第二杂质区域，是所述第一半导体层内的第二导电型的杂质区域，位于所述电荷蓄积区域与所述第一杂质区域之间；第一电极，位于所述第一半导体层的上方，在平面视图中与所述第二杂质区域的至少一部分重叠
杂质区域半导体层电荷蓄积区域导电型信号电荷阻断结构晶体管蓄积半导体基板光电变换部第一电极光电变换拍摄装置平面视图生成信号电荷恒定的漏电流减小漏极源极噪声施加

[发明专利]功率器件及其制造方法-CN201410302836.7有效
发明人：李奎炫;金永哲;朴庆锡;李峰龙;崔嵘澈 -专利权人：快捷韩国半导体有限公司
申请日： 2014-06-27 - 公布日： 2019-06-04 - 主分类号： H01L29/739 文献下载
摘要：所述功率器件包括：由半导体衬底形成的并且为第一导电型的第一场阑层；形成在所述第一场阑层上的并且为所述第一导电型的第二场阑层，所述第二场阑层具有杂质浓度高于所述第一场阑层的区域；形成在所述第二场阑层上的并且为所述第一导电型的漂移区，所述漂移区具有的杂质浓度低于所述第一场阑层；形成在所述漂移区上的多个功率器件单元；以及形成在所述第一场阑层下面的集电极区，其中所述第二场阑层包括具有第一杂质浓度的第一区域和具有第二杂质浓度的第二区域，所述第二杂质浓度高于所述第一杂质浓度。
功率器件及其制造方法

[发明专利]氮化镓基半导体器件-CN200580011658.1有效
发明人：小早川真人;友泽秀喜;三木久幸 -专利权人：昭和电工株式会社
申请日： 2005-03-03 - 公布日： 2007-04-04 - 主分类号： H01L33/00 文献下载
摘要：一种氮化镓基半导体器件具有p型层，所述p型层是包含p型杂质并呈现p型导电性的氮化镓化合物半导体层。所述p型层包括顶部部分和位于所述顶部部分下的内部部分。所述内部部分包含所述p型杂质元素和与之结合的氢。
氮化半导体器件

[发明专利]半导体器件-CN01111383.9无效
发明人：井上征宏 -专利权人：松下电子工业株式会社
申请日： 2001-01-31 - 公布日： 2001-08-29 - 主分类号： H01L29/78 文献下载
摘要：半导体器件包括在一导电型区域上的预定区域中形成的晶体管的栅绝缘膜;形成在栅绝缘膜上的晶体管的栅电极;在一导电型区域上且形成在栅绝缘膜两侧的另一导电型的扩散层;在一导电型区域上且可包围栅绝缘膜和另一导电型的扩散层那样来形成的比一导电型区域的杂质浓度高的一导电型的扩散层在这样的半导体器件中,一导电型的扩散层与栅绝缘膜分开形成。由此,在晶体管导通状态下发生的与沟道区域的反型层(栅绝缘膜下的另一导电型的反型层)形成PN结的是比一导电型的扩散层浓度更低的一导电型区域。
半导体器件

[发明专利]摄像装置-CN201880057803.7在审
发明人：平濑顺司;佐藤好弘;远藤康行;纲川裕之 -专利权人：松下知识产权经营株式会社
申请日： 2018-11-06 - 公布日： 2020-05-01 - 主分类号： H01L27/146 文献下载
摘要：一种摄像装置，具备：半导体基板，包括半导体区域、第1扩散区域以及第2扩散区域，上述半导体区域包含第1导电型的杂质，上述第1扩散区域与上述半导体区域相接，包含与上述第1导电型不同的第2导电型的杂质，并将入射光变换为电荷，上述第2扩散区域包含上述第2导电型的杂质，积蓄从上述第1扩散区域流入的上述电荷的至少一部分；第1晶体管，包括位于上述半导体基板上的第1栅极电极，包括上述第2扩散区域作为源极及漏极中的一方；接触插塞，与上述第
摄像装置

[发明专利]像素结构-CN201310263760.7有效
发明人：王明宗;齐国杰;王慧;梅文淋 -专利权人：深超光电(深圳)有限公司
申请日： 2013-06-28 - 公布日： 2017-02-08 - 主分类号： G02F1/1362 文献下载
摘要：与所述多条扫描线交叉以限定多个子像素，每个子像素包括一像素电极，该像素电极包括多个狭缝，所述狭缝包括对称分布的第一狭缝组和第二狭缝组；以及一薄膜晶体管，该薄膜晶体管包括双栅极、源极、漏极和多晶硅层，所述多晶硅层呈L形，包括依序排列的一导电杂质重掺杂源极区、一第一导电杂质掺杂区、一第一栅极通道、一第二导电杂质掺杂区、一第二栅极通道区、一第三导电杂质掺杂区以及以导电型杂质掺杂漏极区，其中所述第一栅极通道和第二栅极通道平行排列于扫描线的同一侧，并且第二栅极通道和第三导电杂质掺杂区对应于第一狭缝组和第二狭缝组之间
像素结构

[发明专利]电力半导体装置-CN201310070350.0无效
发明人：末代知子;小仓常雄;押野雄一;二宮英彰;中村和敏 -专利权人：株式会社东芝
申请日： 2013-03-06 - 公布日： 2014-03-26 - 主分类号： H01L29/868 文献下载
摘要：电力半导体装置具备第一导电型的第一半导体层、第二导电型的第二半导体层、一对导电体、第二导电型的第三半导体层、第一导电型的第四半导体层、第一电极和第二电极。一对导电体设在一对第一沟槽内。第三半导体层在一对导电体之间设在第二半导体层的与第一半导体层相反侧的表面，具有第二导电型的杂质的浓度。第四半导体层在第一区域设在第一半导体层的第二表面上，且与其电连接，具有第一导电型的杂质的浓度。第一电极隔着层间绝缘膜设在一对导电体上。第二电极与第四半导体层电连接。
电力半导体装置

[发明专利]半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元-CN201210294922.9无效
发明人：坂直树 -专利权人：索尼公司
申请日： 2012-08-17 - 公布日： 2013-03-06 - 主分类号： H01L27/146 文献下载
摘要：一种半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元，所述固体摄像装置包括：形成于基板的表面上的元件形成区；将形成于基板上的各像素隔离的元件隔离部；光电转换元件；以及埋入沟道型MOS晶体管。埋入沟道型MOS晶体管包括源极区和漏极区，它们形成于元件形成区中，所述源极区和漏极区的导电型与元件形成区的导电型相反；沟道区，其具有与元件形成区的导电型相反的第一杂质扩散区和第二杂质扩散区；以及栅极。每个第一杂质扩散区在源极区与漏极区之间形成于与一个元件隔离部邻接侧的区域中。第二杂质扩散区形成于源极区与漏极区之间的整个区域上。本发明可在不改变栅极尺寸的情况下实际上扩大了沟道区。因此，可降低噪声。
半导体装置及其制造方法固体摄像以及电子单元

[发明专利]MOS型电熔丝及其编程方法和采用该电熔丝的半导体器件-CN200510092138.X无效
发明人：栉田桂一 -专利权人：株式会社东芝
申请日： 2005-08-16 - 公布日： 2006-02-22 - 主分类号： H01L21/00 文献下载
摘要：本发明的MOS晶体管型电熔丝的编程方法是，准备MOS晶体管，所述MOS晶体管具有在半导体基板的第1导电型的阱的上表面对置形成的第2导电型的第1及第2杂质区；至少在夹在所述第1与所述第2杂质区当中的所述阱的上表面形成的栅极绝缘膜；以及隔着所述栅极绝缘膜、在夹在所述第1与所述第2杂质区当中的所述阱的上表面上形成的栅极电阻，对所述栅极电极加上第1电压，对所述第1杂质区加上与所述第1电压不同的第2电压，仅使所述栅极电极与所述第1杂质区之间的所述栅极绝缘膜短路
mos 型电熔丝及其编程方法采用电熔丝半导体器件

[发明专利]半导体光元件的制造方法-CN200710187057.7无效
发明人：花卷吉彦;小野健一 -专利权人：三菱电机株式会社
申请日： 2007-11-19 - 公布日： 2008-09-17 - 主分类号： H01L33/00 文献下载
摘要：具有如下步骤：形成掺杂有杂质的作为第一导电型的BDR(Band Discontinuity reduction)层的BDR层形成步骤；接触层形成步骤，在生长BDR层后，与BDR层接触地形成第一导电型的接触层，该接触层用于形成电极并掺杂有与所述杂质相同的杂质；用于在接触层形成步骤后进行热处理的热处理步骤。
半导体元件制造方法