“复杂逻辑电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2015278个，建议您升级VIP下载更多相关专利

[发明专利]一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法-CN201310479380.7有效
发明人：刘力锋;王逸然;陈冰;王琰;韩德栋;王漪;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2013-10-14 - 公布日： 2014-01-01 - 主分类号： H03K19/177 文献下载
摘要：本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。
一种基于 rram fpga 应用 t1r 阵列及其制作方法

[发明专利]滤除单时钟周期脉冲及毛刺的数字滤波器-CN201510674343.0有效
发明人：刘晓云 -专利权人：成都默一科技有限公司
申请日： 2015-10-16 - 公布日： 2018-08-03 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种滤除单时钟周期脉冲及毛刺的数字滤波器，包括电压比较器、第一逻辑电路和第二逻辑电路，电压比较器的第一输入端与第二逻辑电路的QN端连接，电压比较器的第二输入端输入标准时钟信号，电压比较器的输出端与第一逻辑电路的CLK端连接，第一逻辑电路的D端分别与第一逻辑电路的QN端和第二逻辑电路的CLK端连接，第二逻辑电路的D端与第二逻辑电路的QN端连接，第一逻辑电路的NCLR端和第二逻辑电路的NCLR端均输入原始数字信号本发明通过标准固定时钟与电流对电容延迟方式的两种结合，为系统设计提供相当大的灵活性和空间性，减小系统设计的复杂性。
时钟周期脉冲毛刺数字滤波器

[发明专利]用于纳米级状态机器、纳米级流水线、以及其他纳米级电子电路的纳米级锁存器和阻抗编码逻辑-CN200580037003.1有效
发明人： G·S·斯尼德尔;P·J·屈克斯 -专利权人：惠普开发有限公司
申请日： 2005-10-14 - 公布日： 2007-10-03 - 主分类号： G11C13/00 文献下载
摘要：本发明的各个实施例涉及实现和使用存储逻辑状态的阻抗编码纳米级的阻抗编码锁存器(405，408，302－305)，其将采用阻抗驱动逻辑的纳米级电子电路中的阻抗状态存储为逻辑值。在一些特定实施例中，与采用阻抗驱动逻辑的纳米级电子电路一起使用纳米级阻抗编码锁存器，避免了沿串联级联逻辑电路的电压余量的累积退化并提供了临时存储中间逻辑值，实现了由纳米线交叉实现的逻辑电路通过纳米级阻抗编码锁存器实际上互连到由其他纳米线交叉实现的逻辑电路，从而实现复杂的纳米级逻辑电路流水线、基于纳米级逻辑电路的状态机器(1200)、以及具有各种不同互连拓扑和相应功能的其他复杂逻辑器件。
用于纳米状态机器流水线以及其他电子电路级锁存器阻抗编码逻辑

[发明专利]基于DNA复合链置换的矩阵向量乘双轨逻辑电路及其方法-CN201710731575.4有效
发明人：孙军伟;王延峰;王春秀;王英聪;王妍;黄春;张勋才;方洁 -专利权人：郑州轻工业学院
申请日： 2017-08-23 - 公布日： 2018-07-20 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于DNA复合链置换的矩阵向量乘双轨逻辑电路及其方法，基于复合链置换的组合机制，首次构建三行三列的矩阵和三行一列的向量乘系统，先构建三阶矩阵向量乘操作运算的数字逻辑电路，然后用双轨思想将数字逻辑电路转化成三阶矩阵向量乘运算双轨逻辑电路，通过双轨逻辑电路再转化成跷跷板逻辑电路，再由跷跷板逻辑电路转化成生化逻辑电路，最后通过Visual DSD仿真软件验证输出的结果并分析三行三列的矩阵和三行一列的向量乘系统的复杂动力学行为，仿真结果证明结果的有效性本发明对于以后构建更高阶的矩阵向量乘、矩阵与矩阵乘的逻辑运算操作提供了基本的理论基础，促进了生物计算机的发展，从而提高生物计算机逻辑电路的可靠性。
基于 dna 复合置换矩阵向量双轨逻辑电路及其方法

[发明专利]一种多PDN型电流模RM逻辑电路-CN201410458112.1有效
发明人：胡建平;韩承浩 -专利权人：宁波大学
申请日： 2014-09-10 - 公布日： 2017-05-03 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种多PDN型电流模RM逻辑电路，通过电压摆幅控制电路和复合逻辑门电路组成RM逻辑电路，该RM逻辑电路实质为一种电流模电路，复合逻辑门电路中第四NMOS管、第五NMOS管和第六NMOS管组成第一下拉网络(PDN)，第九NMOS管、第十NMOS管和第十一NMOS管组成第二下拉网络(PDN)，多PDN型结构适用于实现复杂逻辑功能，由此实现多个逻辑门组成的电流模复合逻辑门电路功能；优点是在不影响电路功能的情况下，采用电流模技术能有效降低电路的功耗，本发明RM逻辑电路相对于现有电流模及传统RM逻辑电路，功耗、延时以及功耗延时积大幅度降低，经试验验证，本发明的RM逻辑电路在SMIC130nm工艺下，具有很好的低功耗效果
一种 pdn 电流 rm 逻辑电路

[发明专利]超密集垂直传输FET电路-CN201780011910.1有效
发明人： B·A·安德森;E·诺瓦克;A·M·楚 -专利权人：国际商业机器公司
申请日： 2017-01-23 - 公布日： 2021-07-30 - 主分类号： H01L29/78 文献下载
摘要：公开了逻辑电路或逻辑门，包括垂直传输场效应晶体管和一个或多个有源栅极，其中该逻辑电路的CPP的数量单独地等于有源栅极的数量。逻辑电路的组件可以存在于至少三个不同的垂直电路层，包括：包括穿过向该一个或多个栅极结构(7)提供输入电压的一个导电元件和提供该逻辑电路的输出电压的另一个导电元件的水平面的一个电路层级；以及包括穿过从场效应晶体管的N输出到P输出的导电桥的水平面的另一电路层级。这种逻辑电路可以包括1‑栅极反相器、2‑栅极反相器、NOR2逻辑门和NAND3逻辑门，以及其它复杂逻辑电路。
密集垂直传输 fet 电路

[发明专利]逻辑器件及构建方法、逻辑器件库、逻辑器构建方法-CN201410051547.4在审
发明人：潘龙;秦卫东;李志学;徐晓光;咸辉;夏传龙;王蕴伟;崔亚丽 -专利权人：国网河南省电力公司鹤壁供电公司;珠海许继芝电网自动化有限公司
申请日： 2014-02-14 - 公布日： 2015-08-19 - 主分类号： G06F17/50 文献下载
摘要：本发明配电网领域，具体涉及逻辑器件及构建方法、逻辑器件库、逻辑器构建方法。该逻辑器件是对一个逻辑元件的功能的逻辑表达；逻辑元件包括以下任一种：基本逻辑元件、多个基本逻辑元件的逻辑组合。逻辑器件构建方法包括：确定需要逻辑表达的逻辑元件；根据逻辑元件的功能进行逻辑表达形成准逻辑器件；对准逻辑器件进行验证；如果准逻辑器件功能与逻辑元件功能相同，则准逻辑器件为对应逻辑元件的逻辑器件。逻辑器件库包括若干逻辑器件。逻辑器构建方法包括：确定逻辑电路图；根据逻辑电路图编制调用程序；根据调用程序调取逻辑器件库的逻辑器件，形成逻辑电路图组合表达；该逻辑电路图组合表达为逻辑器。本发明能够降低复杂逻辑电路设计成本。
逻辑器件构建方法

[发明专利]时脉数据恢复电路模块、存储器存储装置及相位锁定方法-CN201510195132.9有效
发明人：陈维咏;廖宇强 -专利权人：群联电子股份有限公司
申请日： 2015-04-23 - 公布日： 2019-04-23 - 主分类号： H03L7/099 文献下载
摘要：本发明提供一种时脉数据恢复电路模块、存储器存储装置及相位锁定方法。所述模块包括取样电路、第一逻辑电路模块、延迟电路模块、第二逻辑电路模块、频率调整电路及时脉控制电路；取样电路根据多个参考时脉来对数据信号进行取样；第一逻辑电路模块根据取样结果执行第一逻辑操作；延迟电路模块延迟第一逻辑操作的第一逻辑结果；第二逻辑电路模块根据第一逻辑结果与延迟后的第一逻辑结果执行第二逻辑操作；频率调整电路根据第二逻辑操作的结果输出频率调整信号并且时脉控制电路据以执行相位锁定。藉此，可降低所述时脉数据恢复电路模块的电路复杂度。
数据恢复电路模块存储器存储装置相位锁定方法

[发明专利]时脉数据恢复电路模块、存储器存储装置及相位锁定方法-CN201811311186.7有效
发明人：陈维咏;廖宇强 -专利权人：群联电子股份有限公司
申请日： 2015-04-23 - 公布日： 2022-06-07 - 主分类号： H03L7/08 文献下载
摘要：本发明提供一种时脉数据恢复电路模块、存储器存储装置及相位锁定方法。所述模块包括取样电路、第一逻辑电路模块、延迟电路模块、第二逻辑电路模块、频率调整电路及时脉控制电路；取样电路根据多个参考时脉来对数据信号进行取样；第一逻辑电路模块根据取样结果执行第一逻辑操作；延迟电路模块延迟第一逻辑操作的第一逻辑结果；第二逻辑电路模块根据第一逻辑结果与延迟后的第一逻辑结果执行第二逻辑操作；频率调整电路根据第二逻辑操作的结果输出频率调整信号并且时脉控制电路据以执行相位锁定。藉此，可降低所述时脉数据恢复电路模块的电路复杂度。
数据恢复电路模块存储器存储装置相位锁定方法

[发明专利]一种逻辑电路减少弹跳现象的方法-CN02102417.0无效
发明人：李俊良 -专利权人：英业达股份有限公司
申请日： 2002-01-18 - 公布日： 2003-07-30 - 主分类号： H03K19/003 文献下载
摘要：本发明为一种逻辑电路的减少弹跳现象的方法，此方法包含有其步骤及流程，并将此步骤及流程加以程序化后烧入高复杂度可程序化逻辑电路(CPLD)，且将此逻辑电路设置于电子装置中，以减少电子装置中机械式按键所产生的弹跳现象
一种逻辑电路减少弹跳现象方法

[发明专利]一种用于逻辑电路变更点搜寻方法及装置-CN200910107343.7有效
发明人：罗振兴;卢建邦 -专利权人：晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
申请日： 2009-05-18 - 公布日： 2011-06-29 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种用于逻辑电路搜寻变更点方法及装置。该方法定义一指示地图并执行功能等效检查以判断该指示地图是否正确。若判断结果为是，该方法在逻辑电路的缓存器传输级硬件描述语言加入陷阱，以使逻辑电路的绕线后逻辑闸级硬件描述语言产生多个比较点。接着，该方法根据该多个比较点对逻辑电路的绕线后逻辑闸级硬件描述语言以反向顺序执行功能等效检查，以寻找变更点。使用本发明的技术方案，节省了在复杂逻辑电路的绕线后逻辑闸级硬件描述语言中找到可能的工程变更命令点的时间及精力。
一种用于逻辑电路变更搜寻方法装置

[发明专利]一种基于单极型晶体管的输出反馈逻辑电路及芯片-CN202010560677.6有效
发明人：徐煜明;陈荣盛;吴朝晖;李斌 -专利权人：华南理工大学
申请日： 2020-06-18 - 公布日： 2021-08-06 - 主分类号： H03K19/173 文献下载
摘要：本发明公开了一种基于单极型晶体管的输出反馈逻辑电路及芯片，其中输出反馈逻辑电路包括：第一晶体管的源极与下拉单元的第一端连接，且作为输出反馈逻辑电路的输出端，输入控制开关的第一端与输出控制开关的第一端之间的连接点与第一晶体管的栅极连接；输入控制开关的控制端连接至信号输入端，输入控制开关的第二端与输出反馈逻辑电路的输出端连接；输出控制开关的控制端与输出反馈逻辑电路的输出端连接；下拉单元的控制端连接至信号输入端，下拉单元的第一端与输出反馈逻辑电路的输出端连接本发明的输出反馈逻辑电路仅由单极型晶体管组成；该输出反馈逻辑电路与传统的设计相比，电路复杂度更低，可广泛应用于半导体集成电路领域。
一种基于单极晶体管输出反馈逻辑电路芯片

[发明专利]逻辑电路的自动生成方法、装置、电子设备及存储介质-CN202211312906.8在审
发明人：赵可 -专利权人：展讯通信（天津）有限公司
申请日： 2022-10-25 - 公布日： 2023-01-20 - 主分类号： G06F30/327 文献下载
摘要：本申请实施例提供的一种逻辑电路的自动生成方法、装置、电子设备及存储介质，所述方法包括获取多组输入值及每组输入值对应的输出值；根据多组输入值及每组输入值对应的输出值，获取输出值与输入值间的初始逻辑关系；对输出值与输入值间的初始逻辑关系进行组合简化处理，确定输出值与输入值间的初始逻辑关系中的相同项，利用预设标识信息标识相同项，并利用标识信息更新所述初始逻辑关系，得到输出值与输入值间的目标逻辑关系；根据输出值与输入值间的目标逻辑关系，生成逻辑电路。该方式自动生成逻辑电路，尤其对于复杂逻辑电路，无需用户采用迭代逼近的算法设计能够对定输入值进行数学计算的逻辑电路，降低了逻辑电路的设计时长，提高了效率。
逻辑电路自动生成方法装置电子设备存储介质

[发明专利]锁具控制电路、控制方法及智能柜-CN202110700606.6有效
发明人：李长水;王升国;赵先林 -专利权人：杭州海康威视数字技术股份有限公司
申请日： 2021-06-23 - 公布日： 2023-03-31 - 主分类号： G07C9/00 文献下载
摘要：本申请实施例提供了一种锁具控制电路、控制方法及智能柜，其中锁具控制电路包括：多选一逻辑电路、驱动电路和控制器；多选一逻辑电路的输入端与控制器相连，多选一逻辑电路的输出端与驱动电路的第一输入端相连；驱动电路的第二输入端与控制器相连，驱动电路的输出端与第一数量的锁具相连；控制器，在确定满足预设的锁控制条件时，向多选一逻辑电路发送与第一数量相匹配的第二数量的锁控制信号，以使多选一逻辑电路根据锁控制信号通过驱动电路驱动各锁具执行相应操作本申请实施例解决现有快递柜等所存在的锁具尺寸大、成本高、控制复杂等问题。
控制电路控制方法智能

[实用新型]示波器-CN201820020821.5有效
发明人：杨帆 -专利权人：威创集团股份有限公司
申请日： 2018-01-04 - 公布日： 2018-08-21 - 主分类号： G01R13/00 文献下载
摘要：本实用新型涉及一种示波器，包括：旋钮、控制电路、逻辑电路、输入电路和显示屏，所述旋钮通过所述控制电路与逻辑电路连接，所述逻辑电路分别与所述输入电路和所述显示屏相连接，通过旋钮接收输入的波形的放大倍数调节信号，将该放大倍数调节信号发送至控制电路，控制电路接收放大倍数调节信号并向逻辑电路发送波形放大指令，逻辑电路接收波形放大指令并处理波形数据，将波形数据输出至显示屏进行显示，本示波器通过设置旋钮和控制电路，实现波形放大倍数调节信号的输入及控制，在对目标波形进行放大显示时，仅需调节旋钮，无需对波形进行多次移动操作或调节，操作复杂度低。
控制电路旋钮放大倍数调节波形放大示波器显示屏波形数据输入电路指令本实用新型操作复杂度倍数调节电路连接多次移动放大显示接收输入目标波形信号发送与逻辑发送输出

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条