专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1610346个,建议您升级VIP下载更多相关专利
  • [发明专利]逻辑电路-CN202010201947.4在审
  • 大森铁男 - 拉碧斯半导体株式会社
  • 2020-03-20 - 2020-10-09 - H03K19/003
  • 公开了一种逻辑电路。提供了能够在电源接通时抑制输出不期望的逻辑电平的信号的逻辑电路逻辑电路(1)包括:反相器(10),其从输出端子(12)输出使被输入到输入端子(11)的信号的逻辑反转后的信号;第一晶体管(20P),其以维持截止状态的方式与输入端子(11)连接;以及第二晶体管(20N
  • 逻辑电路
  • [发明专利]逻辑电路-CN201980007080.4在审
  • S·D·潘欣;S·A·林恩 - 惠普发展公司,有限责任合伙企业
  • 2019-02-11 - 2020-08-11 - G06F13/42
  • 一种用于与可更换打印装置部件相关联的逻辑电路封装包括:逻辑和串行数据总线接口,其中,所述串行数据总线接口用于与打印装置的串行数据总线进行接口连接,并且其中,响应于经由连接到所述串行数据总线接口的串行数据总线发送到所述逻辑电路封装的第一命令,所述逻辑对于基于所述时间段的持续时间在所述串行数据总线上生成低电压条件并在所述持续时间之后返回到所述串行数据总线上的默认电压条件,所述第一命令包括时间段。
  • 逻辑电路
  • [发明专利]逻辑电路-CN201910955723.X在审
  • 李承龙;卢斌;侯开华;蔡燕飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-10-09 - 2021-04-09 - H03K19/003
  • 一种逻辑电路,所述逻辑电路包括:第一电路,及与所述第一电路连接的第二电路;所述第一电路与所述第二电路连接的一端,为所述逻辑电路的输出端;其中,所述第一电路包括:第一逻辑支路,及与所述第一逻辑支路并联的第二逻辑支路;所述第一逻辑支路及第二逻辑支路共由N个第一MOS管构成,所述N个第一MOS管中,N/2个第一MOS管与所述第一输入信号输出端连接,N/2个第一MOS管与所述第二输入信号输出端连接;N为偶数且N≥6;所述第一逻辑支路与第二逻辑支路相连接的一端,与所述第二电路连接。应用上述方案,可以改善在逻辑电路输出端所在的金属连线内引发电流积聚效应,也就可以改善因电流积聚效应而导致的电流迁移过大的问题。
  • 逻辑电路
  • [发明专利]逻辑电路-CN202011023284.8在审
  • 金昌铉 - 爱思开海力士有限公司
  • 2020-09-25 - 2021-12-24 - H03K19/21
  • 一种逻辑电路包括第一上拉驱动电路,该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压,并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路,该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压,并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。
  • 逻辑电路
  • [发明专利]逻辑电路-CN201410208441.0有效
  • 梁志玮 - 华邦电子股份有限公司
  • 2014-05-16 - 2018-07-24 - H03K19/08
  • 一种逻辑电路包括降压元件、第一逻辑单元以及第一开关元件。降压元件耦接于系统供应电源端,用以根据系统供应电源端所供应的系统电压提供低于系统电压的第一内部供应电压。第一逻辑单元接收第一内部供应电压并输出第一逻辑信号。第一开关元件根据第一控制信号,选择将第一逻辑单元耦接至接地节点。本发明能够在只增加一个降压元件而不额外增加电路复杂度的情况下,有效降低栅极漏电流。
  • 逻辑电路
  • [发明专利]逻辑电路-CN200610160553.9有效
  • 齐藤良和;长田健一 - 株式会社日立制作所;日立超大规模集成电路系统株式会社
  • 2003-01-30 - 2007-05-16 - H03K19/00
  • 本发明涉及简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑电路逻辑电路具有能够根据输入控制信号中断到逻辑门的电源的n沟道型第一晶体管,和能够与由第一晶体管的电源中断操作连锁地将逻辑门的输出节点固定为高电平的p沟道型第二晶体管,并且第一晶体管的阈电压设置成高于作为逻辑门组成部分的晶体管的阈电压用于中断到逻辑门的电源的装置由第一晶体管来实现,并且用于将逻辑门的输出节点固定为高电平的装置由第二晶体管来实现,从而简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑电路
  • 逻辑电路
  • [发明专利]逻辑电路-CN00108351.1无效
  • 平入孝二 - 索尼公司
  • 2000-02-29 - 2001-06-27 - G11C7/00
  • 一种包括逻辑电路部分的逻辑电路,该逻辑电路包括一个双干线型逻辑树、一个同步型读出锁存装置,包括一个读出放大器、一个逻辑树断开控制装置、一组用于断开所述逻辑树的开关和一个用于将一个逻辑保持同步信号一个周期的置位和复位锁存装置,其中,在空状态中,所述读出放大器被去激活,所述双干线型逻辑树和所述读出锁存器被连接,和所述双干线型逻辑树被短路,其中,在所述驱动状态中,所述读出放大器被激活和该双干线型逻辑树的输出端被接通,和其中在最终确定状态中,所述读出放大器被激活和所述逻辑树和读出锁存单元被断开。
  • 逻辑电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top