“介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3445527个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的形成方法-CN201410042103.4在审
发明人：赵简;曹轶宾 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-01-28 - 公布日： 2015-07-29 - 主分类号： H01L21/28 文献下载
摘要：所述形成方法包括：先采用第一平坦化工艺去除部分厚度的介质层，之后在所述介质层上形成修复介质层。所述修复介质层可及时填充满先前去除部分介质层后，在所述介质层表面形成的凹槽，提高介质层表面的平整度。从而可在后续以第二平坦化工艺去除修复介质层和介质层，露出伪栅材料层后，有效提高所述介质层表面的平整度，避免在介质层表面形成较大凹槽缺陷。从而可在后续去除伪栅材料层，于所述介质层内形成栅极凹槽，并向栅极凹槽内填充栅极材料时，避免基于所述介质层表面形成有凹槽，而在这些凹槽内同时填充栅极材料，形成连接相邻栅极的导电层，进而避免栅极间的电导通现象
半导体器件形成方法

[发明专利]使用缓冲层作为用于对耦合电介质氧化物层的化学机械抛光的停止件的集成电路制造过程-CN202011507505.9在审
发明人：王玉展;P·巴萨瓦纳哈利·库玛斯瓦米;辜宏佳;A·莱奥蒂;P·拉蒙达 -专利权人：意法半导体有限公司
申请日： 2020-12-18 - 公布日： 2021-06-22 - 主分类号： H01L21/768 文献下载
摘要：本公开涉及使用缓冲层作为用于对耦合电介质氧化物层的化学机械抛光的停止件的集成电路制造过程。在半导体衬底之上沉积由第一电介质材料制成的第一电介质层。然后在第一电介质层的上表面上沉积缓冲层。将沟槽打开为延伸穿过缓冲层和第一电介质层。以共形的方式，将由第二电介质材料制成的第二电介质层沉积在缓冲层上，并且填充沟槽。执行对第二电介质层的化学机械抛光，以去除第二电介质层的上覆部分，其中缓冲层被用作抛光停止件。在去除缓冲层之后，第一电介质层和填充沟槽的第二电介质材料形成预金属化电介质层，该预金属化电介质层具有实质上平坦的上表面。
使用缓冲作为用于耦合电介质氧化物化学机械抛光停止集成电路制造过程

[实用新型]一种具有叠层结构的覆铜板-CN201921150843.4有效
发明人：李志鸿;周佩君;沈芳芳;罗支良 -专利权人：惠州合正电子科技有限公司
申请日： 2019-07-22 - 公布日： 2020-05-05 - 主分类号： H05K3/02 文献下载
摘要：本实用新型涉及一种具有叠层结构的覆铜板，包括第一铜箔层、第二铜箔层以及设置在第一铜箔层和第二铜箔层之间的至少三个绝缘介质层，与第一铜箔层和第二铜箔层相邻的两个绝缘介质层为无填料绝缘介质层，位于两个无填料绝缘介质层之间的绝缘介质层为填料绝缘介质层，所述填料绝缘介质层的厚度大于无填料绝缘介质层的厚度，所述无填料绝缘介质层在与第一铜箔层、第二铜箔层之间分别设有自愈合涂层。该覆铜板在与第一铜箔层和第二铜箔层相邻的两个绝缘介质层内不添加填料，提高覆铜板表面结构的韧性，避免孔边发白现象的的发生。
一种具有结构铜板

[实用新型]一种双色激光防伪拉线-CN202220816505.5有效
发明人：刘凤洁;俞娟 -专利权人：南京金陵金箔集团股份有限公司;南京金箔包装材料集团股份有限公司
申请日： 2022-04-08 - 公布日： 2022-08-19 - 主分类号： G09F3/02 文献下载
摘要：本实用新型涉及防伪拉线技术领域，具体为一种双色激光防伪拉线，包括基膜介质层，基膜介质层包括半介质层A和半介质层B，所述半介质层B包括一号半介质层B和二号半介质层B，所述半介质层A的顶部两端设置有气味防伪结构，所述半介质层A的顶部设置有防伪油墨印刷层，所述防伪油墨印刷层的顶部设置有二号半介质层B，所述二号半介质层B的顶部表面设置有组合层，所述组合层包括镀铝层、模压层和水性涂层，所述水性涂层为水性丙烯酸树脂，所述二号半介质层B的顶部设置有一号半介质层B。
一种激光防伪拉线

[发明专利]一种多介质结构的UHF_RFID标签及天线-CN201110031208.6有效
发明人：刘智佳 -专利权人：刘智佳
申请日： 2011-01-28 - 公布日： 2012-07-11 - 主分类号： G06K19/077 文献下载
摘要：一种多介质结构的UHF_RFID抗金属标签，包括天线与IC芯片，所述天线进一步包括介质基片，介质基片的一面设置接地层，其对应面上设置辐射电极层，所述辐射电极层通过微带线或探针与IC芯片连接，所述介质基片包括至少两层介质层，相邻两层的介质层的介电常数不相同，所述介质层的介质为非金属材料。所述介质层包括空气层，所述空气层包括支架，所述空气层通过支架建立与接地层或其它介质层连接。所述介质层还可以为环氧板层、塑料层。本发明采用不同介电常数的介质层做为介质基片，减少了损耗，提高了天线的性能。本发明还可以采用空气层做为其中一介质层，空气是没有介质损耗的，由此更提高了天线的性能。
一种介质结构 uhf_rfid 标签天线

[发明专利]接触孔的制作方法-CN201210451655.1有效
发明人：张瑜;黄君;盖晨光 -专利权人：上海华力微电子有限公司
申请日： 2012-11-12 - 公布日： 2013-03-13 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种接触孔的制作方法，包括：提供半导体衬底，所述半导体衬底上依次形成有第一介质层、第二介质层、第三介质层；进行刻蚀工艺，在所述第一介质层、第二介质层和第三介质层内形成第一接触孔，所述第一接触孔露出半导体衬底；去除所述第三介质层；在所述第二介质层上形成第四介质层，所述第四介质层填充所述第一接触孔；形成贯穿所述第四介质层、第二介质层和第一介质层的第二接触孔，所述第二接触孔露出半导体衬底；去除所述第四介质层。
接触制作方法

[发明专利]一种低损耗太赫兹偏振分束器-CN201711081180.0有效
发明人：祝远锋;刘鑫;钟华;饶春芳 -专利权人：江西师范大学
申请日： 2017-11-07 - 公布日： 2019-11-19 - 主分类号： G02B6/126 文献下载
摘要：本发明公开了一种低损耗太赫兹偏振分束器，其第一介质层和第二介质层纵向间隔排布，第三介质层分别与第一介质层和第二介质层垂直交叉，其中第三介质层与第一介质层相交处构成第一纤芯；第三介质层与第二介质层相交处悬挂有介质圆柱；第三介质层穿过介质圆管的圆心且两端与介质圆管的内壁固定连接，第一介质层和第二介质层的两端均与介质圆管的内壁固定连接，整体呈全内反射结构。
一种损耗赫兹偏振分束器

[发明专利]一种磁存储器底电极及其制造工艺和磁存储器-CN201910972375.7在审
发明人：吴关平 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-10-14 - 公布日： 2021-04-30 - 主分类号： H01L43/02 文献下载
摘要：本发明提供了一种磁存储器底电极及其制造工艺和磁存储器，制造工艺包括：衬底片上已完成磁存储器底部金属导线制作及表面平坦化；依次沉积第一电介质层、第二电介质层、第三电介质层、第四电介质层和第五电介质层；光刻通孔图案；通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；沉积第六电介质层，填充所述第一孔槽；全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；继续刻蚀剩余的电介质层，形成通孔；通过所述通孔将后续制作的MTJ结构与所述金属导线电连接。
一种磁存储器电极及其制造工艺

[发明专利]一种磁存储器顶电极及其制造工艺和磁存储器-CN201910972811.0在审
发明人：吴关平 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-10-14 - 公布日： 2021-04-30 - 主分类号： H01L43/12 文献下载
摘要：本发明提供了一种磁存储器顶电极及其制造工艺和磁存储器，制造工艺包括：衬底片上已完成磁存储器的底电极制备以及磁性隧道结的刻蚀；依次沉积第一电介质层、第二电介质层，并将表面平坦化；依次沉积第三电介质层、第四电介质层和第五电介质层；光刻通孔图案；通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；沉积第六电介质层，填充所述第一孔槽；全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；继续刻蚀剩余的电介质层，形成通孔，通过所述通孔引出磁存储器的顶电极。
一种磁存储器电极及其制造工艺

[发明专利]半导体结构的形成方法-CN202111679242.4在审
发明人：姜长城;柯星;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成第一介质材料层以及位于第一介质材料层内的伪栅极结构，所述伪栅极结构包括伪栅介质层以及位于所述伪栅介质层上的伪栅极；回刻所述第一介质材料层以形成第一介质层，所述第一介质层顶部表面低于所述伪栅极结构顶部表面；在所述第一介质层上形成第二介质层，所述第二介质层暴露出所述伪栅极，且所述第二介质层的材料与所述伪栅介质层的材料不同；形成所述第二介质层后，去除所述伪栅极和所述伪栅介质层，在所述第一介质层和所述第二介质层内形成栅凹槽；在所述栅凹槽内形成初始栅极，提高了所述第一介质层表面的平整度，利于精确控制所形成的栅极的高度。
半导体结构形成方法

[发明专利]一种后栅极形成方法-CN201910078653.4在审
发明人：郭振强 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-28 - 公布日： 2019-05-17 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种后栅极形成方法，在衬底上形成栅极及覆盖栅极的层间介质层，在层间介质层表面悬涂抗反射层，并刻蚀抗反射层至露出栅极顶部的层间介质层为止，对层间介质层刻蚀至栅极顶部的层间介质层厚度与源漏极上的介质层厚度相当，之后去除抗反射层；再对层间介质层进行研磨至栅极顶部露出为止；刻蚀栅极形成栅极凹槽，之后在凹槽沉积栅极介质层以及填充金属栅极材料，并研磨形成表面平整的金属栅极。本发明通过只对栅极顶部上的介质层进行刻蚀，降低栅极顶部上介质层与源漏极上介质层的高度差，经过化学机械研磨后，提高了硅片内的平坦度，减少了铝在介质层上残留的风险，同时也降低了研磨时间和减少了研磨耗材使用。
介质层研磨层间介质层抗反射层刻蚀上介质层后栅极源漏极对层层间介质层厚度化学机械研磨栅极介质层表面平整金属栅极刻蚀栅极填充金属栅极凹槽栅极材料高度差平坦度硅片沉积衬底耗材去除悬涂残留覆盖

[发明专利]半导体结构的形成方法-CN202010768546.7在审
发明人：涂武涛;陈建;邱晶;李锦锦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-08-03 - 公布日： 2022-02-18 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，提供基底；在基底上形成介质层，介质层内具有第一开口和第二开口；在第一开口和第二开口内形成初始栅介质层；在第一开口和第二开口内的初始栅介质层表面形成第一初始功函数层；去除第一开口内的第一初始功函数层和部分初始栅介质层，形成第一栅介质层；在第一开口和第二开口内形成第二初始功函数层；去除第二开口内的第一初始功函数层、第二初始功函数层以及部分初始栅介质层，形成第二栅介质层。通过不同的制程步骤分别形成第一栅介质层和第二栅介质层，使得第一栅介质层和第二栅介质层的高度可以分别进行调整控制，进而保证最终形成的第一栅介质层和第二栅介质层的高度一致，以此提升最终形成的半导体结构的性能
半导体结构形成方法

[发明专利]一种深沟槽绝缘栅极器件及其制备方法-CN202010211838.0有效
发明人：胡强;金涛;秦潇峰;王思亮;蒋兴莉 -专利权人：成都森未科技有限公司
申请日： 2020-03-24 - 公布日： 2023-05-16 - 主分类号： H01L29/739 文献下载
摘要：本申请涉及半导体制造领域，特别是一种深沟槽绝缘栅极器件及其制备方法，包括衬底，衬底上设置有体区，体区上设置有第二导电层，第二导电层中设置有第一绝缘介质层，第一绝缘介质层下方设置有第二绝缘介质层，第二绝缘介质层呈U形，第二绝缘介质层的内侧设置有第三绝缘介质层，第三绝缘介质层呈U形，第三绝缘介质层的内侧设置有第四绝缘介质层，第二绝缘介质层内部的第三绝缘介质层上方设置有第一导电层，第二绝缘介质层穿过体区并位于衬底内，第一导电层的深度不小于体区的深度。本申请的沟槽内部第一导电层底部与沟槽底部之间还填充又第三绝缘介质层，且第三绝缘介质层的纵向厚度可根据设计调整。沟槽内部栅电极的深度与沟槽深度可以不一样。
一种深沟绝缘栅极器件及其制备方法

[发明专利]层间介质层、半导体器件及其形成方法-CN200810042326.5无效
发明人：李健 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2008-08-29 - 公布日： 2010-03-03 - 主分类号： H01L21/768 文献下载
摘要：本发明提出一种层间介质层、半导体器件及其形成方法，其中层间介质层的形成方法，包括：提供半导体衬底；在半导体衬底上形成第一介质层；在第一介质层上形成第二介质层，所述第二介质层的致密性大于第一介质层；平坦化第二介质层本发明提高了层间介质层的表面平整度，进而使半导体器件的性能得到提高。
介质半导体器件及其形成方法

[发明专利]一种用于SIP射频模组的封装天线-CN202210901055.4在审
发明人：李琴芳;钱占一;谭冠南 -专利权人：苏州硕贝德创新技术研究有限公司;惠州硕贝德无线科技股份有限公司
申请日： 2022-07-28 - 公布日： 2022-09-30 - 主分类号： H01Q1/22 文献下载
摘要：本申请提供一种用于SIP射频模组的封装天线，包括：电路板；设置在电路板一侧的介质层，介质层包括依次连接的天线介质层、传输线介质层和植球介质层，植球介质层和电路板相接；天线介质层内部设置有天线模块，天线模块包括天线辐射体，天线辐射体设置在天线介质层远离传输线介质层一侧的外表面，天线辐射体为溅射形成的金属层；传输线介质层内部设置有射频传输线模块；植球介质层内部设置有植球模块和芯片裸片；其中，芯片裸片设置在植球介质层内部靠近传输线介质层的一侧如此，通过在多层介质层内设置天线模块、射频传输线模块和植球模块，并将溅射形成的金属层作为天线辐射体，提高封装天线的整合度，解决现有封装天线的整合度较低问题。
一种用于 sip 射频模组封装天线