“介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3445527个，建议您升级VIP下载更多相关专利

[发明专利]一种应用于窄带滤光片的介质薄膜-CN202210104925.5在审
发明人：毛维涛;孙同生;李振;尤钱亮 -专利权人：南通智能感知研究院
申请日： 2022-01-28 - 公布日： 2022-04-26 - 主分类号： G02B5/20 文献下载
摘要：本发明公开了一种应用于窄带滤光片的介质薄膜，属于窄带滤光片技术领域，本发明包括数个由折射率不同的第一介质层和第二介质层组成的介质薄膜单元，所述介质薄膜单元中第一介质层的折射率记为na，第一介质层的da，所述第一介质层的光学厚度记为na*da，第二介质层的折射率记为nb，第二介质层的db，所述第二介质层的光学厚度记为nb*db，所述一个介质薄膜单元的光学厚度为na*da+nb*db=n，本发明的介质薄膜通过改变第一介质层和第二介质层厚度来实现改变透射峰的位置的同时保证带隙位置几乎不变，当第一介质层和第二介质层的光学厚度相同时，可通过控制介质薄膜单元的光学厚度来控制透射峰的位置。
一种应用于窄带滤光介质薄膜

[发明专利]浅沟槽隔离结构的制备方法-CN201810122972.6有效
发明人：孙晓峰;秦仁刚;盛拓 -专利权人：无锡华润上华科技有限公司
申请日： 2018-02-07 - 公布日： 2021-10-15 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种浅沟槽隔离结构的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成第二介质层；刻蚀所述第二介质层和所述半导体衬底，以形成隔离槽；在所述隔离槽底部和侧壁形成第三介质层；在所述第二介质层表面和所述第三介质层表面形成第四介质层；在所述隔离槽中沉积绝缘介质，以形成浅沟槽隔离结构。上述浅沟槽隔离结构的制备工艺中，在隔离槽底部和侧壁生长第三介质层后，又在第三介质层和第二介质层的表面生长了相对致密的第四介质层。该第四介质层可有效阻挡在隔离槽中沉积绝缘介质时产生的等离子体对第三介质层表面的损坏，起到阻隔作用，进而防止引发漏电。
沟槽隔离结构制备方法

[发明专利]茶色基片效果的低辐射镀膜玻璃及其制备方法-CN201810775248.3有效
发明人：董清世;蔡法清 -专利权人：信义节能玻璃（四川）有限公司
申请日： 2018-07-16 - 公布日： 2021-12-14 - 主分类号： C03C17/36 文献下载
摘要：本发明提供了一种茶色基片效果的低辐射镀膜玻璃，其特征在于，包括玻璃基板，在所述玻璃基板一表面贴合设置的第一介质复合层，设置在所述第一介质复合层背离所述玻璃基板表面的第一金属复合层，设置在所述第一金属复合层背离所述第一介质复合层表面的第二介质复合层，设置在所述第二介质复合层背离所述第一金属复合层表面的第二金属复合层，设置在所述第二金属复合层背离所述第二介质复合层表面的第三介质复合层，其中，所述第一介质复合层、第二介质复合层、第三介质复合层的材料选自为透明介质材料，所述第一金属复合层、第二金属复合层的总辐射率低于0.15。
茶色效果辐射镀膜玻璃及其制备方法

[发明专利]半导体结构及其形成方法-CN201710131028.2有效
发明人：韩秋华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-07 - 公布日： 2020-09-08 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构及其形成方法，方法包括：基底，基底具有器件结构，器件结构包括初始侧墙结构；在基底、器件结构和初始侧墙结构上形成初始第一介质层；平坦化初始第一介质层，形成第一介质层；去除部分初始侧墙结构形成侧墙结构，侧墙结构顶部表面低于或者齐平于第一介质层顶部表面最低点；形成侧墙结构后，密实化第一介质层形成初始第二介质层，初始第二介质层底部表面低于侧墙结构顶部表面，初始第二介质层密度大于第一介质层密度；形成初始第二介质层后，去除器件结构形成开口结构，在开口结构内和初始第二介质层上形成材料层；平坦化材料层和初始第二介质层直至暴露出侧墙结构顶部表面，形成栅极结构和第二介质层。所述第二介质层隔离性能好。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201710310352.0有效
发明人：李勇 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2017-05-05 - 公布日： 2021-06-08 - 主分类号： H01L29/417 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞
半导体器件及其形成方法

[发明专利]电容器阵列结构及其制造方法-CN201711273289.4有效
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2017-12-06 - 公布日： 2023-09-29 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种电容器阵列结构及其制造方法，电容器阵列结构设置于半导体衬底上，电容器阵列结构包括下电极层、粘附层、电容介质层及上电极，下电极层位于半导体衬底上；粘附层覆盖于下电极层的内表面及外表面，用于提高下电极层与电容介质层之间的粘附力，以防止下电极层与电容介质层相剥离；电容介质层覆盖于粘附层的内表面及外表面；上电极层覆盖于电容介质层的外表面。本发明的电容器阵列结构通过在下电极层与电容介质层之间设置粘附层，可以改善电容介质层与下电极层之间的黏着性，从而有效避免电容介质层从下电极层表面剥离，提高电容介质层的可靠性，避免漏电流的异常增加。
电容器阵列结构及其制造方法

[实用新型]电容器阵列结构-CN201721676396.7有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-12-06 - 公布日： 2018-06-19 - 主分类号： H01L23/64 文献下载
摘要：本实用新型提供一种电容器阵列结构，电容器阵列结构设置于半导体衬底上，电容器阵列结构包括下电极层、粘附层、电容介质层及上电极，下电极层位于半导体衬底上；粘附层覆盖于下电极层的内表面及外表面，用于提高下电极层与电容介质层之间的粘附力，以防止下电极层与电容介质层相剥离；电容介质层覆盖于粘附层的内表面及外表面；上电极层覆盖于电容介质层的外表面。本实用新型的电容器阵列结构通过在下电极层与电容介质层之间设置粘附层，可以改善电容介质层与下电极层之间的黏着性，从而有效避免电容介质层从下电极层表面剥离，提高电容介质层的可靠性，避免漏电流的异常增加。
电容介质层下电极层电容器阵列结构粘附层本实用新型电极层内表面衬底半导体覆盖剥离漏电流黏着性电极粘附

[发明专利]桌面三维打印设备-CN201680047106.4有效
发明人：康纳·麦科马克;芬坦·麦科马克;马克·博伊兰 -专利权人： MCOR科技有限公司
申请日： 2016-06-16 - 公布日： 2021-07-09 - 主分类号： B29C64/106 文献下载
摘要：提供了一种从多个介质层制造3D物体的方法，包括：处理介质层以限定3D物体的层，所述处理包括：切割介质层以限定层的轮廓；打印介质层以限定层的颜色。包括介质层的切割和打印的处理在公共参考平面中完成，以及多个介质层在构建位置被处理和组合以形成物体。
桌面三维打印设备

[发明专利]一种带侧壁焊盘的载片结构及其制作方法-CN202011577564.3有效
发明人：张凯;曹立强 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2020-12-28 - 公布日： 2022-03-15 - 主分类号： H05K1/02 文献下载
摘要：本发明公开了一种带侧壁焊盘的载片结构，包括：介质基板，所述介质基板是该侧壁焊盘的载片结构的基体；侧壁焊盘；所述侧壁焊盘设置在所述介质基板的侧壁处，沿所述介质基板的侧壁从底面向顶面延伸；表面金属布线层；所述表面金属布线层设置在介质基板的顶面，电连接至所述侧壁焊盘；表面介质层，所述表面介质层设置在所述介质基板顶面和部分所述表面金属布线层上方；以及表面介质层窗口，所述表面介质层窗口露出的部分所述表面金属布线层。
一种侧壁结构及其制作方法

[发明专利]晶圆键合方法及晶圆键合结构-CN201611081250.8有效
发明人：陈福成 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-30 - 公布日： 2020-11-03 - 主分类号： H01L21/768 文献下载
摘要：一种晶圆键合方法及晶圆键合结构，其中晶圆键合方法包括：提供第一晶圆和第二晶圆，所述第一晶圆上具有第一层间介质层和贯穿第一层间介质层的第一键合层，所述第二晶圆上具有第二层间介质层和贯穿第二层间介质层的第二键合层；在所述第一层间介质层表面、第二层间介质层表面、或第一层间介质层和第二层间介质层的表面形成自组装分子层；对所述第一晶圆和第二晶圆进行键合，使第一键合层和第二键合层相互固定，且第一层间介质层通过自组装分子层和第二层间介质层相互固定
晶圆键合方法结构

[发明专利]具有T型源漏电极的背栅场效应晶体管及其制备方法、CMOS反相器-CN202210273936.6在审
发明人：刘洪刚;张志勇;彭练矛 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2022-03-19 - 公布日： 2023-09-29 - 主分类号： H10K10/84 文献下载
摘要：该背栅场效应晶体管包括第一介质层；背栅结构，包括栅介质层与背栅电极；半导体有源层，设置于栅介质层远离第一介质层的一侧；阈值调控层，设置于半导体有源层远离栅介质层的一侧；第二介质层；源电极和源电极，设置于半导体有源层远离栅介质层的一侧并贯穿第二介质层、阈值调控层与半导体有源层接触；第三介质层，设置在第二介质层远离阈值调控层的表面，源电极与漏电极嵌设在第三介质层之内，以阈值调控层、第二介质层和第三介质层间隔开来。
具有漏电场效应晶体管及其制备方法 cmos 反相器

[发明专利]等离子显示屏及其前基板介质层的制作工艺-CN201110458158.X有效
发明人：丁海泉 -专利权人：四川虹欧显示器件有限公司
申请日： 2011-12-31 - 公布日： 2012-06-27 - 主分类号： H01J11/10 文献下载
摘要：本发明提供了等离子显示屏及其前基板介质层的制作工艺。其中，等离子显示屏包括：前基板(5)；前基板介质层(8)设置在前基板(5)的一侧，前基板介质层(8)包括：第一介质层(81)、第二介质层(85)和气泡层(83)，气泡层(83)设置在第一介质层(81)与第二介质层(85)之间，第一介质层(81)位于前基板(5)的一侧，第二介质层(85)位于第一介质层(81)的远离前基板(5)的一侧。
等离子显示屏及其前基板介质制作工艺

[发明专利]一种半导体器件及其制备方法-CN201710325964.7有效
发明人：陈春晖;熊涛;罗啸;刘钊;许毅胜;舒清明 -专利权人：上海格易电子有限公司;北京兆易创新科技股份有限公司
申请日： 2017-05-10 - 公布日： 2019-11-26 - 主分类号： H01L21/768 文献下载
摘要：本发明实施例公开了一种半导体器件及其制备方法，该制备方法包括：提供一衬底；在衬底上制备多条栅极线和多个选择管；在栅极线和选择管上远离衬底的一侧制备夹层电介质层，在单元阵列区域，夹层电介质层远离衬底的一侧形成多个第一类夹层电介质层图形，在周边逻辑区域，夹层电介质层远离衬底的一侧形成多个第二类夹层电介质层图形，对多个第一类夹层电介质层图形进行图案化制程，形成多个第三类夹层电介质层图形，对多个第二类夹层电介质层图形进行图案化制程，形成多个第四类夹层电介质层图形，对夹层电介质层进行平坦化制程。综上，位于栅极线上的夹层电介质层的高度与位于选择管上的夹层电介质层的高度相同或者相近，夹层电介质层较平坦。
一种半导体器件及其制备方法

[发明专利]三维存储器件及其制造方法-CN201980000186.1有效
发明人：姚兰;薛磊 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-08 - 公布日： 2020-06-26 - 主分类号： H01L27/11578 文献下载
摘要：在衬底上形成交替电介质叠层。形成在垂直方向上穿过交替电介质叠层的垂直结构。去除所述交替电介质叠层的底部电介质层。在去除所述底部电介质层之后，在所述衬底和所述交替电介质叠层之间形成外延层。在外延层上形成绝缘层。绝缘层位于外延层和交替电介质叠层之间。可以避免形成垂直结构的步骤对外延层的影响，并且因此可以避免外延层和底部电介质层之间界面处的缺陷。
三维存储器件及其制造方法

[发明专利]三维存储器件及其制造方法-CN202010417291.X有效
发明人：姚兰;薛磊 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-08 - 公布日： 2021-04-27 - 主分类号： H01L27/11578 文献下载
摘要：在衬底上形成交替电介质叠层。形成在垂直方向上穿过交替电介质叠层的垂直结构。去除所述交替电介质叠层的底部电介质层。在去除所述底部电介质层之后，在所述衬底和所述交替电介质叠层之间形成外延层。在外延层上形成绝缘层。绝缘层位于外延层和交替电介质叠层之间。可以避免形成垂直结构的步骤对外延层的影响，并且因此可以避免外延层和底部电介质层之间界面处的缺陷。
三维存储器件及其制造方法