“有效时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5970599个，建议您升级VIP下载更多相关专利

[发明专利]可动态调整的时钟路径电路-CN202111010141.8在审
发明人：赖振安;陈俊晟 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-08-31 - 公布日： 2021-11-26 - 主分类号： G11C29/12 文献下载
摘要：本发明公开了一种可动态调整的时钟路径电路包括：由n级时钟延迟单元串联而成的时钟延迟链。第1级时钟延迟单元的输入端连接时钟输入信号。第k级时钟延迟单元的输入端连接第(k‑1)级时钟延迟单元的输出端。时钟输入信号连接到第一多路选择器的输入端。各级时钟延迟单元的输出端通过对应的选择开关连接到第一多路选择器的输入端；从时钟输入信号和各级延迟信号中选择一个信号作为时钟输出信号。各选择开关的控制信号以及第一多路选择器的选择信号通过延迟链控制电路控制，以实现对时钟输出信号的相位的动态调整。本发明能对时钟输出信号的相位进行动态调整，能应用于双端口静态存储器的可测试设计电路中并实现对双端口静态存储器进行有效且快速的测试和特性分析。
动态调整时钟路径电路

[发明专利]多模式均匀等待时间时钟产生电路-CN200780011015.6有效
发明人：法迪·阿德尔·哈姆丹;杰弗里·赫伯特·费希尔;威廉·詹姆斯·古多尔三世 -专利权人：高通股份有限公司
申请日： 2007-03-30 - 公布日： 2009-07-29 - 主分类号： G06F1/04 文献下载
摘要：本文中描述一种多模式均匀等待时间时钟产生电路(CGC)。在一个实例中，所述多模式均匀等待时间CGC响应于时钟斩波信号为有效而经由时钟产生路径产生脉冲时钟信号，且响应于所述时钟斩波信号为无效而经由所述相同时钟产生路径产生相位时钟信号。所述时钟斩波信号响应于模式控制输入信号处于第一状态而被激活，且响应于所述模式控制输入信号处于第二状态或多个时钟启用信号为无效而被去激活。在一个或一个以上实施例中，多模式均匀等待时间CGC被包括在微处理器中以用于当在定时敏感模式下操作时将脉冲时钟信号提供到级间脉冲式顺序存储元件，且用于当在定时不敏感模式下操作时将相位时钟信号提供到所述级间脉冲式顺序存储元件
模式均匀等待时间时钟产生电路

[发明专利]一种信号异常检测方法、装置、设备及介质-CN202210764511.5在审
发明人：梁瑞强;李奇 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-06-30 - 公布日： 2022-10-11 - 主分类号： H04Q1/20 文献下载
摘要：本申请公开了一种信号异常检测方法、装置、设备及介质，涉及人工智能领域，包括：获取待检测晶体时钟信号，对所述待检测晶体时钟信号进行时钟信号处理，以得到处理后的时钟信号相位信息；利用预设相位累加器对所述时钟信号相位信息进行计算，以得到相位跳变量；判断所述相位跳变量是否大于预设的历史变量门限值，若所述相位跳变量大于预设的历史变量门限值，则判定所述待检测晶体时钟信号异常。通过本申请的上述技术方案，能够有效提高信号异常检测的准确性，增加信号异常检测效率，减少信号异常检测时间。
一种信号异常检测方法装置设备介质

[发明专利]一种CPU的读写方法及其实现电路-CN200510132446.0无效
发明人：杨冲 -专利权人：中兴通讯股份有限公司
申请日： 2005-12-23 - 公布日： 2007-06-27 - 主分类号： G06F13/00 文献下载
摘要：本发明公开了一种CPU的读写方法及其实现电路，包括以下步骤：利用读写使能信号产生包含读控制信号或写控制信号有效沿的被采样信号，被采样信号保持与控制信号完全同步；对被采样信号取反并延时，产生被采样延时信号；通过被采样信号、被采样延时信号产生足够脉宽，而且上沿有效的读信号或写信号；将上沿有效的读信号和写信号合并为一个同时包含读写信息的读写时钟信号并作为读写对象时钟输入信号；将被采样延时信号取反后作为读写对象CUP侧读写控制信号；所述CPU对读写对象进行读写操作。本发明方法及其实现电路，满足了没有提供CPU时钟，只有读写控制信号，并且读写对象CPU侧只有一个时钟端口情况下CPU对读写对象的读写操作。
一种 cpu 读写方法及其实现电路

[实用新型]一种跨时钟域信号同步电路-CN201921187263.2有效
发明人：李朋;赵鑫鑫;秦刚 -专利权人：山东浪潮人工智能研究院有限公司
申请日： 2019-07-26 - 公布日： 2019-12-24 - 主分类号： G06F1/12 文献下载
摘要：本实用新型公开了一种跨时钟域信号同步电路，属于电子领域；所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块；模式选取模块连接第一时钟；工作人员通过模式选择模块根据第一时钟信号对模式进行选择处理；FIFO缓存模块、第一时钟和第二时钟配合，当第一时钟域使能信号有效时对第一时钟域数据进行缓存，用第二时钟对FIFO读取得到第二时钟域数据；双拍模块、使能采样输出模块和第二时钟配合，第二时钟对使能信号进行打拍处理，使其同步到第二时钟域内；信号使能展宽模块、第一时钟和第二时钟配合，能够保证第二时钟对第一时钟的时钟域信号采集的稳定性，从而实现不同时钟域之间信号的同步转换。
第二时钟域第一时钟域使能信号同步电路信号使能跨时钟域信号模式选择模块读取缓存配合本实用新型时钟域信号采样输出电子领域模块连接模式选取时钟信号通过模式同步转换选择处理选择模块时钟域使能采集保证

[发明专利]一种时钟源的选择方法和时钟服务器-CN201611264202.2有效
发明人：刘晶;赵旭阳;陈庆邦;王绍伟;朱新平 -专利权人：上海东土远景工业科技有限公司
申请日： 2016-12-31 - 公布日： 2018-10-02 - 主分类号： H04J3/06 文献下载
摘要：本发明实施例提供一种时钟源的选择方法和时钟服务器，包括：对接收到的多个时钟源的时钟信号进行解码；从解码成功的时钟源中确定第一有效时钟源；针对每个第一有效时钟源，确定第一时间与第二时间的差值，所述第一时间为所述第一有效时钟源时间，所述第二时间为设备当前的基准时间，所述设备当前使用的时钟源为所述多个时钟源中的一个；将所述第一时间与所述第二时间之间的差值小于第一阈值的第一有效时钟源确定为可用时钟源；从所述可用时钟源中确定下一时刻的时钟源，可以看出，由于将有效时钟源的第一时间与第二时间进行结合判断，并不是仅仅基于时钟信号的质量选择时钟源，因此，能够提高时钟服务器内部基准参考时间的准确度。
一种时钟选择方法服务器

[发明专利]用于CT控制板内部低延迟连续穿越时钟域的电路和方法-CN202110289976.5有效
发明人：陈修儒;倪健;朱炯;方泽莉 -专利权人：明峰医疗系统股份有限公司
申请日： 2021-03-18 - 公布日： 2022-05-10 - 主分类号： H03L7/085 文献下载
摘要：本发明涉及一种用于CT控制板内部低延迟连续穿越时钟域的电路和方法，将ADC输入数据按序移入移位寄存器，同时每输入一次数据，ADC输入时间就驱动位宽计数器加1；当位宽计数器值等于其最大计数值时，将移位寄存器中的数据锁存至数据锁存器一，同时锁存有效脉冲产生器在ADC时钟域下产生一个锁存有效的脉冲信号；将ADC时钟域下产生的脉冲信号进行取反并保持；将取反的脉冲保持信号在用户时钟域下连续打三拍，并对第二拍和第三拍信号进行异或，从而获得用户时钟域下的锁存有效脉冲；数据锁存器二将用户时钟域下的锁存有效脉冲作为使能信号，采集数据锁存器一输出的ADC输入数据，得到用户数据；优势在于：已极少的逻辑资源完成任意频率的时钟穿越。
用于 ct 控制板内部延迟连续穿越时钟电路方法

[发明专利]显示装置及驱动显示装置的方法-CN201710584618.0有效
发明人：金东仁;朴真圭;李耀闲;崔基训;洪铉锡 -专利权人：三星显示有限公司
申请日： 2017-07-18 - 公布日： 2022-01-28 - 主分类号： G09G3/36 文献下载
摘要：时序控制器在有效时段期间输出具有第一上升时间的第一时钟信号并且在与有效时段相邻的空白时段期间输出具有第二上升时间的第二时钟信号。驱动器基于第一时钟信号和第二时钟信号生成数据信号并且输出数据信号。显示面板基于数据信号显示图像。第一上升时间比第二上升时间短。
显示装置驱动方法

[发明专利]工作时钟生成方法、时钟源及芯片-CN201711377356.7在审
发明人：忻凌 -专利权人：建荣半导体（深圳）有限公司;建荣集成电路科技（珠海）有限公司
申请日： 2017-12-19 - 公布日： 2018-05-08 - 主分类号： H03L7/099 文献下载
摘要：本发明实施例一种工作时钟生成方法、时钟源及芯片。所述时钟源包括：时钟发生电路，用于根据环境参数，确定工作环境；根据外部接入的标准频率，获得所述工作环境与所述时钟信号之间的函数关系；并且，根据所述函数关系与当前的工作环境，校正所述时钟信号。基于事先获得的时钟信号的偏差值与工作环境之间的函数关系，能够在脱离外部提供的高精度标准时钟的情况下，对生成的时钟信号进行校准。由于不需要额外添加外部的高精度晶振，可以有效的降低实现的芯片面积、时钟源的功耗以及成本。
工作时钟生成方法芯片

[发明专利]一种数据异步采集方法、系统和设备-CN201910824304.2在审
发明人：温浪明;王炳全;谭鑫 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2019-09-02 - 公布日： 2021-03-05 - 主分类号： G06F13/42 文献下载
摘要：本申请所提供的一种数据异步采集方法、系统和设备，所述方法包括：接收同步时钟信号经IO输出端、SPAD、IO输入端、SPI控制器端后输出的异步时钟信号，所述同步时钟信号由SPI主机端时钟生成器生成；接收SPI从机端发送的数据信号，并根据所述异步时钟信号对所述数据信号进行数据采集；本申请通过从PIN脚拉回SCK同步时钟信号进行数据异步接收、采集，解决了SPI通信因由于时钟和数据信号在IO以及走线的延迟造成的时序紧张及速度受限的问题，同时后端设计版图时对时序的把控也更加方便，能够有效的提高SPI主机端通信速度。
一种数据异步采集方法系统设备

[发明专利]频率电压转换电路及振荡器-CN201410364283.8有效
发明人：朱军 -专利权人：三星半导体（中国）研究开发有限公司;三星电子株式会社
申请日： 2014-07-28 - 公布日： 2017-02-22 - 主分类号： H03L7/099 文献下载
摘要：一种频率电压转换电路及振荡器，频率电压转换电路包括不交叠时钟电路，基于输入的信号产生第一时钟信号、第二时钟信号、第三时钟信号，频率电压转换单元，包括恒流源、第一开关、第一电压存储器、第二开关、第二电压存储器、第三开关、第四开关，其中，第一开关、第二开关、第三开关、第四开关分别在第一时钟信号、第二时钟信号、第三时钟信号的控制下进行动作，从而输出与输入的信号的频率相对应的电压。所述频率电压转换电路可有效提高转换精度。
频率电压转换电路振荡器

[发明专利]一种时间戳抖动补偿方法及装置-CN202010536368.5有效
发明人：冯子钦;杨虎林;钟永波 -专利权人：烽火通信科技股份有限公司
申请日： 2020-06-12 - 公布日： 2022-04-15 - 主分类号： H04J3/06 文献下载
摘要：本发明实施例提供了一种时间戳抖动补偿方法及装置，方法包括：基于1588时钟，对第一系统时钟域的时间戳采样标识信号进行时钟同步，得到1588时钟域的时间戳采样标识信号；基于系统时钟，对所述1588时钟域的时间戳采样标识信号进行时钟同步，得到第二系统时钟域的时间戳采样标识信号；根据所述第一系统时钟域的时间戳采样标识信号和第二系统时钟域的时间戳采样标识信号之间的间隔周期，进行时间戳延时补偿。本发明实施例提供的一种时间戳抖动补偿方法及装置，通过放大系统时钟域的时间戳采样标识信号同步导致的误差，然后进行鉴别补偿的方式，对时间戳的抖动进行了有效补偿。
一种时间抖动补偿方法装置

[发明专利]用于锁存器复位逻辑的设备、系统及方法-CN202110135668.7在审
发明人：藤城圭介;持田義史 -专利权人：美光科技公司
申请日： 2021-02-01 - 公布日： 2021-08-27 - 主分类号： G11C16/10 文献下载
摘要：所述共享锁存器可响应于第一时钟信号及第二时钟信号来锁存数据，并且可响应于组合复位信号来复位。复位逻辑电路可接收所述时钟信号及第一复位信号及第二复位信号。所述复位逻辑电路可基于所述第一时钟信号及所述第二时钟信号及所述复位信号来提供所述组合复位信号。所述时钟信号可为列有效命令，且所述复位信号为用作所述第一存储器存储体或所述第二存储器存储体上的存取操作的部分的行有效命令的波形(例如，下降沿)。
用于锁存器复位逻辑设备系统方法

[发明专利]多核异相处理的系统级芯片和集成电路-CN202110873229.6有效
发明人：请求不公布姓名 -专利权人：上海壁仞智能科技有限公司
申请日： 2021-07-30 - 公布日： 2023-03-21 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种多核异相处理的系统级芯片和集成电路，其中系统级芯片包括：用于输出时钟信号的时钟模块；至少两个支持异步处理的内核；用于将所述时钟模块输出的时钟信号以不同相位传输至各内核的延迟连接模块。本发明通过延迟连接模块将时钟模块输出的时钟信号以不同相位传输至至少两个支持异步处理的内核，以使得不同内核的时钟信号相位不同，从而错开不同内核根据时钟信号进行任务处理的时机，将原本同时触发的电涌噪声分散至时钟信号周期的不同位置，进而有效减小了SOC，尤其是超大功率SOC的电涌峰值和噪声峰值。
多核相处系统芯片集成电路

[发明专利]一种智能变电站冗余时间同步方法-CN201310424373.7无效
发明人：高磊;熊汉;张鹏;袁宇波;卜强生;宋亮亮;张佳敏;刘玙 -专利权人：国家电网公司;江苏省电力公司;江苏省电力公司电力科学研究院;武汉中元华电科技股份有限公司
申请日： 2013-09-17 - 公布日： 2014-01-15 - 主分类号： G04G7/00 文献下载
摘要：本发明公开了一种智能变电站冗余时间同步方法，智能变电站冗余时间同步系统采用双主时钟以及两套扩展时钟的冗余配置，双主时钟接收并同步双时间源信号，扩展时钟接收并同步双主时钟时间源信号，被授时设备接收并同步来自扩展时钟的时间源信号，对时间同步性和精度要求较高的被授时设备采用IRIG-B和IEC61588传输时间源信号，在双主时钟与双时间源同步、扩展时钟与双主时钟同步以及授时设备与扩展时钟同步之前均对时间源信号进行有效性判断，并采取固定步长逐步调整的方式同步上时间源信号
一种智能变电站冗余时间同步方法