专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果5970599个,建议您升级VIP下载更多相关专利
  • [发明专利]一种时钟信号的监测电路、芯片和电子设备-CN202210480436.X在审
  • 孟鑫;白胜天;宋利军;李曙光;徐红如 - 南京英锐创电子科技有限公司
  • 2022-05-05 - 2022-07-01 - H03K5/125
  • 本申请涉及一种时钟信号的监测电路。该时钟信号包括相位相反的第一时钟信号和第二时钟信号;该监测电路包括:充放电模块和输出模块,其中:充放电模块,用于接收时钟信号,并根据时钟信号进行充放电,以生成第一电压信号和第二电压信号;第一电压信号是充放电模块根据第一时钟信号生成的,第二电压信号是充放电模块根据第二时钟信号生成的;输出模块,用于根据第一电压信号和第二电压信号,生成第一监测结果。该监测电路,主要利用充放电模块根据时钟信号进行充放电,从而带来电压变化,用输出模块来根据该电压变化生成指示时钟信号是否异常的监测结果,该方案原理和结构均相对简单,容易实现,也可以有效降低成本。
  • 一种时钟信号监测电路芯片电子设备
  • [发明专利]信号处理装置、信号处理方法及存储介质-CN201480005297.9有效
  • 平山雄一;岡田谕志;水谷祐一 - 索尼公司
  • 2014-01-15 - 2018-12-21 - H04N21/43
  • 本技术涉及允许输出与接近用于更高的分辨率的TS比特率的平均频率相对应的串行时钟和并行时钟信号处理装置、信号处理方法以及程序。计数单元(53)计算TS有效信号变得有效的区间中的运行时钟的数量(N),所述区间表示TS比特率。时钟宽度计算单元(55)计算N/(188×2)作为时钟宽度(Ddiv)。并行单元(61)的并行调节部(73)根据时钟宽度(Ddiv)的小数部分(Drem)的大小来调节时钟宽度(Ddiv)的整数部分(Dint)的计数值,通过组合具有调节后的计数值的多个Ddiv生成各种串行时钟信号
  • 信号处理装置方法程序
  • [发明专利]一种单延迟线高频锁相环及其存储器-CN202310062984.5在审
  • 亚历山大;秦彬瑜 - 浙江力积存储科技有限公司
  • 2023-01-13 - 2023-05-30 - H03L7/081
  • 本发明提供的单延迟线高频锁相环,包括:预处理模块,配置为接收初始时钟信号并进行二分频处理,输出第一分频时钟信号;受控可调延迟电路,基于控制码对第一分频时钟信号进行延迟,以提供输出分频时钟信号;相位差检测电路,配置为接收内部反馈时钟信号与初始时钟信号,将内部反馈时钟信号一个时钟周期内的上升沿和下降沿分别与初始时钟信号相邻两个时钟周期的上升沿进行相位差检测;控制电路,配置为接收相位差,向受控可调延迟电路提供所述控制码通过预处理模块对初始时钟信号的分频,再对分频后的分频时钟信号进行鉴相,可有效避免在初始时钟信号频率过高对输出时钟的影响,从而使得该高频锁相环能够在更高频率范围内工作。
  • 一种延迟线高频锁相环及其存储器
  • [发明专利]集成电路时钟管理技术-CN200880024664.4有效
  • C·伊顿;D·W·巴特利 - 格罗方德半导体公司
  • 2008-05-16 - 2010-11-17 - G06F1/08
  • 一种包括第一电路(812)与第二电路(814)之时钟产生器(622)。该第一电路(812)包含用以于第一频率接收第一时钟信号之第一时钟输入端,用以于第一频率接收第二时钟信号之第二时钟输入端,以及输出端。该第二时钟信号与该第一时钟信号之间呈现相位差(out-of-phase)。该第二电路(814)耦接于该第一电路(812)且包含用以接收模式信号之模式信号输入端。该第一电路(812)的输出端用以提供产生时钟信号(generated clock signal),该产生时钟信号有效频率系依据该第一与第二时钟信号与该模式信号
  • 集成电路时钟管理技术
  • [实用新型]振荡器电路及开关霍尔传感器-CN202020145123.5有效
  • 褚云飞;胡铁刚 - 杭州士兰微电子股份有限公司
  • 2020-01-22 - 2020-10-27 - H03K17/296
  • 本实用新型公开了一种振荡器电路,包括:充放电单元,用于根据第一控制信号时钟信号产生第一电压;偏置单元,用于根据第二控制信号产生不同的偏置电流,并产生偏置电压;比较单元,与充放电单元和偏置单元连接,用于接收第一电压和偏置电压,并根据第一电压和偏置电压产生时钟信号时钟信号包括高频时钟信号和低频时钟信号;其中,第一控制信号和第二控制信号的相位相反。本实用新型还提供一种开关霍尔传感器,采用一个既能输出高频时钟信号又能输出低频时钟信号的振荡器电路,振荡器电路可以通过控制信号的切换来实现高频时钟信号和低频时钟信号的输出,且输出低频时钟信号时降低偏置电流来降低功耗,有效地降低产品的成本。
  • 振荡器电路开关霍尔传感器
  • [发明专利]数字锁相环电路-CN97117174.2无效
  • 柳内弘 - 索尼公司
  • 1997-07-05 - 1998-04-15 - H03L7/18
  • 时钟控制电路10根据时钟信号CLK产生基准时钟信号ck2,在相位比较器20处执行与来自可编程掩膜产生电路50的震荡信号S50的相位比较,根据比较结果产生向上信号Sup和向下信号Sdw,并将这些信号输出给计数器计数器30从最高有效位到最低有效位连续地确定位的值,输出计数S30给数字控制延时线40,控制震荡信号S40的频率。在达到锁定状态之后,计数器30根据向上/向下信号从最低有效位到最高有效位连续地确定位的值并跟踪基准时钟信号ck2,因此,可以缩短数字PLL电路的查询时间。
  • 数字锁相环电路
  • [发明专利]一种用于软启动保护的过流计数器-CN201510575170.7有效
  • 明鑫;李天生;艾鑫;付奎;王卓;张波 - 电子科技大学
  • 2015-09-10 - 2017-08-25 - H03K23/00
  • 本发明的主要包括时钟分频模块、时钟选择模块、计时模块、第一逻辑处理模块和第二逻辑处理模块;时钟分频模块的输入端接外部时钟信号,其输出端接时钟选择模块;时钟选择模块的输入端接外部时钟选择信号;计时模块的输入端接外部过流信号和外部软启动信号第一逻辑处理模块的输入端接外部过流信号,其输出端为过流状态保护信号;第二逻辑处理模块的输入端接外部软启动信号,其输出端为软启动监测信号。本发明的有益效果为,有效地利用了现有必要的模块进行系统控制的优化设计。同时在窄带脉冲信号滤除电路的加入下,提高了系统的抗噪能力,有效地滤除由于噪声引起的误触发。
  • 一种用于启动保护计数器
  • [实用新型]EPON系统局端设备时钟驱动电路-CN201120254677.X有效
  • 陈光军 - 潍坊东升电子股份有限公司
  • 2011-07-19 - 2012-03-07 - G06F1/10
  • 本实用新型公开了一种EPON系统局端设备时钟驱动电路,包括:电源滤波单元、晶体振荡单元和时钟驱动分配单元,本实用新型采用晶体振荡单元产生时钟信号,该时钟信号输入时钟驱动分配单元并由时钟驱动分配单元产生差分的时钟输出信号,减少了共模干扰,时钟输出信号与局端设备的时钟端电连接,该时钟输出信号的频率高,可与CPU的速度相匹配,满足无源光网络EPON系统对时钟产生和恢复的要求;本实用新型中设计了滤波电路,可有效消除谐波干扰,
  • epon系统设备时钟驱动电路
  • [实用新型]低功耗存储器接口电路-CN201520042960.4有效
  • 郭正伟 - 深圳市汇顶科技股份有限公司
  • 2015-01-21 - 2015-08-05 - G11C17/18
  • 本实用新型适用于数据存储技术领域,提供了一种低功耗存储器接口电路,包括:门控时钟单元,用于在接收到有效的门控时钟输入信号时,释放时钟信号至目标存储器的时钟端;过滤电路,连接于门控时钟单元与目标存储器之间,用于仅在门控时钟输入信号有效时允许请求方访问目标存储器,否则将请求方的访问请求予以过滤。本实用新型将门控时钟技术运用在存储器的接口电路上,根据存储器的片选信号自动实现时钟的控制、以及存储器的其他输入信号的过滤,进一步消除无效翻转,实现在低功耗存储器设计的基础上进一步降低存储器的功耗的效果。
  • 功耗存储器接口电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top