“有效时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5970599个，建议您升级VIP下载更多相关专利

[发明专利]DP视频信号的时序恢复装置及方法-CN201510653973.X有效
发明人：秦立;郑增强 -专利权人：武汉精测电子集团股份有限公司
申请日： 2015-10-10 - 公布日： 2018-10-16 - 主分类号： H04N5/765 文献下载
摘要：本发明涉及DP视频信号技术领域，具体涉及DP视频信号的时序恢复装置及方法。包括DP解码模块、视频时序产生模块、双时钟先入先出模块、控制模块和锁相环模块。DP解码生成MSA参数、第一视频像素、链路时钟和链路速率；按照链路时钟存储DP解码所得的第一视频像素；根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟；根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块的数据读取控制信号，按照像素时钟读取第一视频像素只需要FPGA就可以实现DP信号转其它视频信号，省了DDR外部存储器及其供电部分，PCB布局难度减小系统稳定性更高。
dp 视频信号时序恢复装置方法

[发明专利]移位寄存器及其控制方法-CN200810090975.2有效
发明人：郑国兴;谢曜任 -专利权人：友达光电股份有限公司
申请日： 2008-04-08 - 公布日： 2008-08-27 - 主分类号： G11C19/00 文献下载
摘要：每一移位寄存单元受第一及第二时钟脉冲信号控制以产生输出信号。在每一移位寄存单元中，第一驱动装置在有效期间根据第一输入信号，驱动第一开关装置激活输出信号。第二驱动装置在有效期间根据第一时钟脉冲信号，通过电压信号来驱动第一开关装置不激活输出信号。当第一开关装置不激活输出信号时，第二开关装置根据第二时钟脉冲信号将电压信号输出作为输出信号。在有效期间，电压信号具有低电平且第一及第二时钟脉冲信号是互为反相的交流信号。在遮没期间，电压信号具有高电平且第一及第二时钟脉冲信号为直流信号。
移位寄存器及其控制方法

[发明专利]用于降低I.MX6芯片的辐射干扰的方法及装置-CN201811575216.5有效
发明人：姜力争 -专利权人：深圳市车联天下信息科技有限公司
申请日： 2018-12-21 - 公布日： 2020-07-14 - 主分类号： G06F1/18 文献下载
摘要：本发明提供一种用于降低I.MX6芯片的辐射干扰的方法，方法包括：关闭锁相环时钟信号；由锁相环时钟信号作为I.MX6芯片的系统时钟工作切换至震荡时钟信号作为I.MX6芯片的系统时钟工作；开启锁相环时钟信号的展频功能；设置展频后的锁相环时钟信号的频宽在第一频宽范围内反复进行降频及升频，其中，进行展频后的锁相环时钟信号的单次降频及升频于第一时长阈值；将震荡时钟信号作为I.MX6芯片的系统时钟工作切换回由展频后的锁相环时钟信号作为I.MX6芯片的系统时钟通过倍频效应以降低第二频宽范围的辐射干扰。本发明能够实现了通过展频功能及倍频效应，有效降低I.MX6芯片产生于第二频宽范围的辐射干扰。
用于降低 mx6 芯片辐射干扰方法装置

[发明专利]主机时钟位滑动校准-CN201911277649.7在审
发明人： C·贾乔;E·迪马蒂诺;J·C·贝尔 -专利权人：美光科技公司
申请日： 2019-12-11 - 公布日： 2020-06-23 - 主分类号： G06F1/14 文献下载
摘要：本申请案涉及主机时钟位滑动校准。在本文中揭示用于在主机装置处将有效取样延迟施加到例如来自嵌入式多媒体卡eMMC装置的输入信号或时钟信号中的一者的装置及技术。所述主机装置可相对于所述时钟信号的第一边缘将可配置延迟施加到所述输入信号或所述时钟信号中的一者、使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样，且将所述经取样输入信号选择性地对准到所述时钟信号的后续第二边缘以扩展所述主机装置的所述可配置延迟
主机时钟滑动校准

[发明专利]一种时钟多选一电路及多选一方法-CN201310163697.X有效
发明人：熊剑平;晏坚;张震;张媛;马骋 -专利权人：清华大学
申请日： 2013-05-07 - 公布日： 2013-09-25 - 主分类号： H03K23/40 文献下载
摘要：本发明公开了属于航天电子系统中的时钟选择技术领域的一种时钟多选一电路及多选一方法。该时钟多选一电路由时钟计数器模块、时钟选择信号发生器模块和时钟选择器模块串联组成；利用现场可编程逻辑门阵列实现自主可靠地对同频多时钟源进行筛选。时钟计数器模块对每路输入时钟信号进行循环计数，由时钟选择信号发生器模块检测时钟信号有效性并输出时钟选择信号，时钟选择器模块对输入时钟信号进行选择并输出其中一路时钟信号。本发明对电路中的寄存器使用三模冗余技术，增强了发生单粒子翻转效应时电路的可靠性，解决了目前技术中进行同频时钟的多对一检测时存在错检的问题，降低了系统成本、复杂度和耦合度，提高了系统效能和可靠性。
一种时钟多选一电路方法

[发明专利]串行电路中的数据传输方法及系统-CN201110049632.3有效
发明人：林杨 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2011-03-02 - 公布日： 2011-08-03 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种串行电路中的数据传输方法及系统，克服现有串行电路上难以对数据传输进行有效控制的不足。该方法包括：第一设备与第二设备之间通过在时钟通道中发送时钟信号进行时钟握手；若该时钟握手成功，则该第一设备与该第二设备之间通过数据通道进行数据传输；若该时钟握手未成功和/或该数据传输过程中的数据校验不合格，则通过在该时钟通道中发送复位信号再次进行时钟握手。与现有技术相比，本发明的技术方案，通过对时钟信号和复位信号进行复用，保证了数据传输只能在时钟握手成功后进行，克服了现有串行电路上难以对数据传输进行有效控制的不足。
串行电路中的数据传输方法系统

[发明专利]数字频率综合器、信号补偿方法、SOC芯片及电子设备-CN202211145804.1在审
发明人：姚其爽;赵慧;王清 -专利权人：海光信息技术股份有限公司
申请日： 2022-09-20 - 公布日： 2022-12-09 - 主分类号： G06F1/03 文献下载
摘要：本申请涉及一种数字频率综合器、信号补偿方法、SOC芯片及电子设备，属于集成电路领域。该数字频率综合器包括：数字频率综合单元、相位补偿单元、相位调整单元；数字频率综合单元用于根据外部输入的第一数字相位使能二进制码和多路初始相位时钟信号，产生第一指定占空比的第一时钟信号；相位补偿单元用于根据所需的相位精度产生对应相位宽度的目标补偿时钟信号；相位调整单元用于根据所述目标补偿时钟信号和所述第一时钟信号，产生第二指定占空比的输出时钟信号。通过产生所需相位宽度的目标补偿时钟信号来对第一时钟信号进行补偿，从而可以输出任意占空比的时钟信号，有效改善了现有数字频率综合器只能输出特定频率的时钟信号的问题。
数字频率综合信号补偿方法 soc 芯片电子设备

[发明专利]一种门控信号跨时钟域恢复方法-CN201710761911.X有效
发明人：谭贤红;薛时雨;姜童;孙星;薛强;李彬 -专利权人：西安空间无线电技术研究所
申请日： 2017-08-30 - 公布日： 2019-10-22 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种门控信号跨时钟域恢复方法，包括如下步骤：先利用源及定时单元产生门控信号，并产生与门控信号同步的伴随时钟；再利用采集压缩单元采集源及定时单元产生的门控信号，并通过FIFO和与伴随时钟同源同频的时钟实现门控信号跨时钟域恢复本发明通过采用门控加伴随时钟的同步传输方法，有效确保了被传输的门控信号在写入FIFO时，其周期和占空比保持不变；同时利用与伴随时钟同源同频的时钟读FIFO，实现了FIFO读出时的周期和占空比恒定，弥补了传统的处理方法无法确保采集门控周期和占空比保持恒定的缺陷
一种门控信号时钟恢复方法

[发明专利]时钟分发系统及方法-CN201810965296.9在审
发明人：秦晓华 -专利权人：上海联影医疗科技有限公司
申请日： 2018-08-23 - 公布日： 2019-01-04 - 主分类号： H03L7/26 文献下载
摘要：本发明提供了一种时钟分发系统及方法，其中，该系统包括：时钟源，用于提供时钟信号；至少一个述第一时钟缓冲芯片，与时钟源连接，用于将时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；至少两个第二时钟缓冲芯片，用于将第一同步输出信号扇出多个相互独立的第二同步输出信号；偏移测量单元，用于获取各第二时钟缓冲芯片所输出的第二同步输出信号的时钟相位，并确定出获取到的各时钟相位的差异值；处理器，与偏移测量单元连接，用于根据差异值对时间数字转换器所检测到与各时钟相位对应的光子到达时间进行调整本技术方案，能够有效不同时钟缓冲器之间产生的时钟偏斜，减小时钟分配系统的输出误差。
时钟缓冲芯片同步输出信号时钟相位分发系统偏移测量时钟信号时钟源扇出时间数字转换器时钟分配系统时钟缓冲器单元连接时钟偏斜输出误差光子处理器减小输出检测

[发明专利]串行通信装置、串行通信系统及串行通信方法-CN202310000676.X有效
发明人：陈日仪;孔令军;罗正 -专利权人：杭州视芯科技股份有限公司
申请日： 2023-01-03 - 公布日： 2023-05-12 - 主分类号： H04L12/40 文献下载
摘要：该串行通信装置包括：第一移位寄存器，用于基于通信时钟和系统时钟之一接收数据；第二移位寄存器，用于基于系统时钟发送数据；以及数据处理模块，用于基于系统时钟处理数据，其中，串行通信装置接收通信时钟和系统时钟，通信时钟是在串行通信阶段有效且在闲置阶段无效的时钟信号，系统时钟是在串行通信阶段和在闲置阶段持续有效的时钟信号。在串行通信系统中，串行通信装置作为从设备，该串行通信装置基于通信时钟和系统时钟之一接收数据，以及基于系统时钟处理数据，以兼顾串行通信控制和本地数据处理的时钟需求。
串行通信装置系统方法

[发明专利]一种实现非时钟控制寄存器数据更新的系统及方法-CN200710099742.4无效
发明人：张浩;李国新 -专利权人：北京中星微电子有限公司
申请日： 2007-05-29 - 公布日： 2007-10-17 - 主分类号： G06F1/04 文献下载
摘要：本发明公开了一种涉及电路设计领域中的实现非时钟控制寄存器数据更新的系统及方法，其中所述系统包括用于产生使能信号的使能信号单元和非时钟控制寄存器，还包括传输延时单元，用于延时所述使能信号单元产生的使能信号；输入数据获取单元，用于在所述使能信号单元产生的使能信号有效时，获取输入数据输入到所述非时钟控制寄存器的数据输入端；非时钟控制寄存器，用于在经所述传输延时单元延时后的使能信号有效时，读取自身数据输入端的输入数据并保存本发明可以保证非时钟控制寄存器准确无误地读取输入数据。
一种实现时钟控制寄存器数据更新系统方法

[实用新型]一种复位检测电路-CN201721088693.X有效
发明人：张浩亮;方励;谭鑫;刘振声 -专利权人：珠海格力电器股份有限公司
申请日： 2017-08-28 - 公布日： 2018-05-01 - 主分类号： G06F1/24 文献下载
摘要：本实用新型公开了一种复位检测电路，复位请求输入电路接收复位引脚输入的低电平有效的复位请求并输出所述复位请求；锁存器电路根据所述复位请求输入电路输出的复位请求通过第二反相器生成时钟电路的接通控制信号或者关断控制信号；所述时钟电路根据所述接通控制信号生成时钟信号或者根据所述关断控制信号关闭时钟信号；同步撤离电路根据所述复位请求输入电路通过第一反相器输出的复位请求控制M位计数器开始工作；所述M位计数器工作持续时间至少经过2M个时钟周期后，输出复位有效信号。
一种复位检测电路

[发明专利]一种上电复位电路、集成电路及芯片-CN202211451664.0有效
发明人：王志刚;邵志刚 -专利权人：成都本原聚能科技有限公司
申请日： 2022-11-21 - 公布日： 2023-03-21 - 主分类号： H03K3/037 文献下载
摘要：本发明的一种上电复位电路、集成电路及芯片，包括，电源输入端、具有第一输出端与第二输出端的信号输出端；初级复位电路、起振电路与整形电路；边沿触发器；其中，所述电源输入端用于接入电源Vcc；本发明通过整形电路使起振电路的输出端输出有效时钟信号，可以实现有效时钟信号输出的稳定性，初始电路复位完成后，通过边沿触发器接收到更加稳定的有效时钟信号，从而触发边沿触发器输出复位信号，从而保证芯片的准确运行，本发明可以很大程度的缓解系统复位时时钟信号不稳定的情况
一种复位电路集成电路芯片

[发明专利]时钟源系统、时钟同步系统和时钟同步方法-CN202011123143.3有效
发明人：刘君 -专利权人：哲库科技（北京）有限公司
申请日： 2020-10-20 - 公布日： 2023-08-22 - 主分类号： H04J3/06 文献下载
摘要：本申请提供一种时钟源系统、时钟同步系统和时钟同步方法、电子设备和计算机可读存储介质，时钟源系统包括第一定时器模块，用于分别获取时钟源系统的第一时钟信号和子系统的第二时钟信号；偏差获取模块，用于根据第一时钟信号和第二时钟信号获取时钟偏差；其中，第一定时器模块还用于获取时钟偏差，并向子系统发送时钟偏差以指示子系统对第二时钟信号进行校准，以与该时钟源系统的本地时钟同步，从而保证时钟源系统与子系统之间的通讯完全同步，可以有效解决具有不同时钟源或时间基准的模块间数据传输不同步问题，同时保证时钟源系统与子系统之间数据传输的实时性和一致性。
时钟系统同步方法

[发明专利]一种开关电容电路及模数转换器-CN201010167617.4有效
发明人：刘小灵;乔爱国 -专利权人：深圳市芯海科技有限公司
申请日： 2010-04-30 - 公布日： 2010-09-01 - 主分类号： H03F3/72 文献下载
摘要：本发明适用于信号采样技术领域，提供了一种开关电容电路及模数转换器。其中的开关电容电路包括：第一驱动单元，其将单端输入信号作为输入信号；用于在第一时钟信号的高电平期间，采样单端输入信号的第一采样单元；第一采样积分单元，在第三时钟信号的高电平期间，采样单端输入信号经过第一驱动单元输出的信号，并在第二时钟信号的高电平期间，对经过第一采样积分单元预采样和第一采样单元采样的采样电容进行积分；第一运算放大单元。第三时钟信号、第二时钟信号与第一时钟信号的周期相同，且第三时钟信号、第二时钟信号与第一时钟信号的高电平在一个时钟周期内顺次交替出现，平滑了采样电容上由驱动单元引入的噪声，提高了有效精度。
一种开关电容电路转换器