“第一时钟域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果34741324个，建议您升级VIP下载更多相关专利

[发明专利]用于时钟域之间数据传输的设备-CN201380034642.7有效
发明人：马库斯·巴卡·耶尔托;弗兰克·贝恩特森 -专利权人：北欧半导体公司
申请日： 2013-06-20 - 公布日： 2018-06-05 - 主分类号： G06F5/06 文献下载
摘要：一种用于在数字系统中由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号的布置。第一时钟域(bus_slow)具有第一时钟(ck_slow)频率，其小于第二时钟域(bus_fast)中的第二时钟(ck_fast)频率。该布置被配置为由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号，利用通过第二时钟(ck_fast)计时的检测装置(2)来检测在预定周期时间内第一时钟(ck_slow)是否有预定转换发生，并且在检测装置(2)检测到在预定周期时间内第一时钟(ck_slow)发生预定转换时，再次由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号。
第二时钟域第一时钟域传输数据信号检测装置预定周期数据传输数字系统时钟域转换检测计时配置

[发明专利]一种跨异步时钟域信号的同步装置-CN200710099894.4有效
发明人：曹弋 -专利权人：北京中星微电子有限公司
申请日： 2007-05-31 - 公布日： 2011-04-27 - 主分类号： H04L7/00 文献下载
摘要：本发明公开了一种跨异步时钟域信号的同步装置，该装置能够较好的应用于第一时钟域产生的信号进入第二时钟域，且第二时钟域的时钟慢于所述第一时钟域时钟的情况，该装置中的宽度延展单元在第一时钟域的第一时钟的控制下，将来自所述第一时钟域的信号进行宽度延展，生成与第一时钟同步的宽度延展后的信号；所述宽度延展后的信号宽度大于或等于第二时钟域的第二时钟的时钟周期；同步处理单元在所述第二时钟的控制下，将宽度延展后的信号进行同步处理，输出与所述第二时钟同步的信号，使用本发明能够保证在信号同步过程中，跨异步时钟域信号被使用该信号的时钟域正确采样。
一种异步时钟信号同步装置

[发明专利]设计的时钟域转换方法、验证系统及存储介质-CN202110814922.6在审
发明人：邓军 -专利权人：芯华章科技股份有限公司
申请日： 2021-07-19 - 公布日： 2022-03-15 - 主分类号： G06F1/08 文献下载
摘要：本公开实施例提供一种设计的时钟域转换方法、验证系统及存储介质，其中，所述方法用于将设计从第一时钟域转换到第二时钟域，所述第一时钟域与第一时钟信号关联，所述第二时钟域与第二时钟信号关联，所述第二时钟信号的频率高于所述第一时钟信号的频率，所述方法包括：获取所述设计的寄存器的描述；基于所述第一时钟信号生成使能信号，所述使能信号用于使能所述设计的寄存器；以及更新所述设计以施加所述使能信号到所述寄存器的使能端。本公开实施例能够保证设计在从第一时钟域转换到第二时钟域时的行为一致性。
设计时钟转换方法验证系统存储介质

[实用新型]一种跨时钟域信号同步电路-CN201921187263.2有效
发明人：李朋;赵鑫鑫;秦刚 -专利权人：山东浪潮人工智能研究院有限公司
申请日： 2019-07-26 - 公布日： 2019-12-24 - 主分类号： G06F1/12 文献下载
摘要：本实用新型公开了一种跨时钟域信号同步电路，属于电子领域；所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块；模式选取模块连接第一时钟；工作人员通过模式选择模块根据第一时钟信号对模式进行选择处理；FIFO缓存模块、第一时钟和第二时钟配合，当第一时钟域使能信号有效时对第一时钟域数据进行缓存，用第二时钟对FIFO读取得到第二时钟域数据；双拍模块、使能采样输出模块和第二时钟配合，第二时钟对使能信号进行打拍处理，使其同步到第二时钟域内；信号使能展宽模块、第一时钟和第二时钟配合，能够保证第二时钟对第一时钟的时钟域信号采集的稳定性，从而实现不同时钟域之间信号的同步转换。
第二时钟域第一时钟域使能信号同步电路信号使能跨时钟域信号模式选择模块读取缓存配合本实用新型时钟域信号采样输出电子领域模块连接模式选取时钟信号通过模式同步转换选择处理选择模块时钟域使能采集保证

[发明专利]基于多时钟域的时钟冗余系统和时钟冗余的实现方法-CN202311042879.1在审
发明人：朱莹 -专利权人：北京东土科技股份有限公司
申请日： 2023-08-18 - 公布日： 2023-10-10 - 主分类号： H04J3/06 文献下载
摘要：本申请提供了一种基于多时钟域的时钟冗余系统，包括：至少两个时钟域，至少两个时钟域包括第一时钟域和第二时钟域；第一时钟域包括第一时钟源和至少一个节点，第一时钟源与第一时钟域的各节点形成第一时间同步树；第二时钟域包括第二时钟源和至少一个节点，第二时钟源与第二时钟域的各节点形成第二时间同步树；至少一个第一节点，第一节点同时属于第一、二时钟域中的节点，第一节点用于基于第一/二时间同步树获得基于第一/二时钟源的第一/二时间同步信息，以及择一使用第一或第二时间同步信息与第一或第二时钟源同步本申请可增加时钟系统的可靠性、缩短切换时长、相对成本低。
基于多时时钟冗余系统实现方法

[发明专利]报文处理方法、装置、电子设备及机器可读存储介质-CN202310298007.5有效
发明人：孔波 -专利权人：新华三技术有限公司
申请日： 2023-03-23 - 公布日： 2023-06-27 - 主分类号： H04J3/06 文献下载
摘要：本发明提供一种报文处理方法、装置、电子设备及机器可读存储介质，所述方法包括：在接收到PTP报文的情况下，对PTP报文进行解析，获取PTP报文的报文头中携带的第一时钟域切片ID；依据第一时钟域切片ID，查询与第一时钟域切片ID对应的第一时钟实例，以及与第一时钟域切片ID对应的第一时间偏移值，依据第一时间偏移值对第一时钟实例进行时间修复，并依据第一时间偏移值对PTP报文中的主时钟时间进行时间修复；依据第一时钟域切片ID，查询与第一时钟域切片ID关联的第一出接口，并通过第一出接口对时间修复后的PTP报文进行转发。应用本发明实施例可以实现同一个确定性网络内支持独立的多时钟域。
报文处理方法装置电子设备机器可读存储介质

[发明专利]一种跨时钟域的数据传输方法、系统、芯片及电子设备-CN202210242154.6在审
发明人：梁岩;王文根 -专利权人：成都海光微电子技术有限公司
申请日： 2022-03-11 - 公布日： 2023-05-02 - 主分类号： G06F13/40 文献下载
摘要：本申请实施例提供一种跨时钟域的数据传输方法、系统、芯片及电子设备，其中方法包括：接入第一时钟域的第一时钟以及第二时钟域的第二时钟；根据第一时钟和第二时钟，确定桥接时钟，其中，桥接时钟由第一时钟和第二时钟经过校准得到，桥接时钟的相位介于第一时钟和第二时钟的相位之间；使用桥接时钟对第一时钟域和第二时钟域之间传输的数据进行桥接，以使所述数据在第一时钟的第一信号沿进行第一传输处理，并锁定在第二时钟的第二信号沿进行第二传输处理；其中，对所述数据进行第一传输处理和第二传输处理的第一信号沿与第二信号沿之间的周期间隔，不大于设定的时钟周期。本申请实施例能够在消除亚稳态的情况下，实现低延迟的跨时钟域传输数据。
一种时钟数据传输方法系统芯片电子设备

[发明专利]用于时钟树转换处的先入先出（FIFO）装置与方法-CN201110195996.2有效
发明人：童旭荣;汤森煌 -专利权人：瑞昱半导体股份有限公司
申请日： 2011-07-13 - 公布日： 2013-01-16 - 主分类号： G06F5/06 文献下载
摘要：本发明提供用于时钟树转换处的先入先出(FIFO)装置与方法，其利用一第一时钟域的一第一时钟信号接收一输入信号且利用一第二时钟域的一第二时钟信号输出一输出信号，该装置包括：至少三个写入缓存器，其属于该第一时钟域，用以接收该输入信号，其中每一写入缓存器各自具有一第一输出；一第一控制器，其属于该第一时钟域，用以依一顺序致能该至少三个写入缓存器，并产生一起始信号；一多任务器，接收这些第一输出；以及一第二控制器，属于该第二时钟域，其通过一异步接口接收该起始信号，且依据该起始信号控制该多任务器依该顺序输出这些第一输出作为该输出信号；其中该第二时钟域是根据该第一时钟域所产生的一时钟树，且该第二时钟信号与该第一时钟信号不同步。
用于时钟转换先入先出 fifo 装置方法

[发明专利]用于确定用于安全采样时钟域的信号的时间的系统和方法-CN201310557158.4无效
发明人：斯蒂芬·G·特尔 -专利权人：辉达公司
申请日： 2013-11-11 - 公布日： 2014-05-21 - 主分类号： H04J3/06 文献下载
摘要：本发明提供用于确定用于安全采样时钟域的信号的时间的系统和方法。在一个实施例中，基于第二时钟域和第一时钟域之间的相对频率估计来计算第一时钟域的相位估计，以及基于相位估计来确定在其期间来自第一时钟域的信号不变使得信号能够由第二时钟域安全采样的第一时间，以在第二时钟域中生成第一经采样的信号此外，计算经更新的相位估计，并且基于经更新的相位估计来确定在其期间来自第一时钟域的信号正在改变使得信号不能够由第二时钟域安全采样的第二时间。在第二时间期间维护第二时钟域中的第一经采样的信号。
用于确定安全采样时钟信号时间系统方法

[发明专利]跨时钟域的延迟同步-CN201910457435.1在审
发明人： R·金纳克;B·W·维布鲁根;J·E·麦格拉斯 -专利权人：赛灵思公司
申请日： 2019-05-29 - 公布日： 2019-12-06 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种用于跟踪从第一时钟域发送到第二时钟域的信号中的延时的方法和装置。例如，在第一时刻，可以在第一时钟域处接收公共定时参考信号(SysRef)，并且可以将延迟标记输入到将第一时钟域耦合第二时钟域到的先入先出数据结构(FIFO)中。在第二时刻，可以在第二时钟域处接收SysRef，并且可以在第二时钟域处启动定时器。在第三时刻，可以在第二时钟域从FIFO接收延迟标记，并且可以在最终计数时停止计数器。可以基于最终计数以及第二时刻和第一时刻之间的差异来确定FIFO延迟。
第二时钟域第一时钟域延迟定时参考信号计数器方法和装置启动定时器接收延迟数据结构耦合延时跟踪

[发明专利]用于在不同时钟域的分块间实现异步FIFO的系统及方法-CN202210277017.6在审
发明人：谢耀;李智 -专利权人：成都登临科技有限公司;上海登临科技有限公司
申请日： 2022-03-21 - 公布日： 2022-07-15 - 主分类号： G06F5/06 文献下载
摘要：本发明提供一种用于在不同时钟域的分块间实现异步FIFO的系统和方法，系统包括第一时钟域的第一分块中的数据缓存模块和写入装置、第二时钟域的第二分块中的读出装置。写入装置将来自第二时钟域的读计数信号同步到第一时钟域，根据同步后的信号和当前第一时钟域的写计数信号产生满指示信号，并根据满指示信号在第一时钟域进行计数；数据缓存模块根据产生的写计数信号缓存写入数据；读出装置将来自第一时钟域的写计数信号同步到第二时钟域，根据同步后的信号和当前第二时钟域的读计数信号产生空指示信号，并根据空指示信号在第二时钟域进行计数，以用于读取缓存数据。本发明降低了大型芯片设计中分块的时钟树的设计复杂度。
用于不同时钟分块实现异步 fifo 系统方法

[发明专利]时钟域之间传输数据信号的系统和方法-CN201380034624.9有效
发明人：马库斯·巴卡·耶尔托;阿恩·万维克·维纳斯 -专利权人：北欧半导体公司
申请日： 2013-06-20 - 公布日： 2018-08-28 - 主分类号： G06F5/06 文献下载
摘要：本发明公开了一种用于从第一时钟域(4)向第二时钟域(8)传输数据信号(sig_fast)的系统(1)。第一时钟域(4)的第一时钟(ck_fast)的频率高于第二时钟域(8)的第二时钟(ck_slow)的频率。系统(1)还包括信号输入端(10)，所述输入端(10)用于接收第一时钟域(4)的输入信号(sig_fast)；检测元件(16,18)，用于检测第二时钟是否处于其周期内远离即将来临转换的部分；以及传输元件(22)，如果检测元件(16,18)确定第二时钟(ck_slow)处于其周期内远离即将来临转换的部分，所述传输元件(22)向第二时钟域传输输入信号(sig_fast)。检测元件(16,18)由第一时钟(ck_fast)计时。
第二时钟域第一时钟域传输数据信号检测传输元件传输输入信号信号输入端时钟域输入端转换计时

[发明专利]异步时钟域的发送电路和接收电路及其数字信号发送方法-CN201711034191.3有效
发明人：杨淑君;林木山;黄文宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-30 - 公布日： 2020-09-11 - 主分类号： G06F1/12 文献下载
摘要：电子系统包括第一时钟域的发送电路和第二时钟域的接收电路。当第一时钟域的时钟信号的相位超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的上升沿对数字输入信号重新定时。否则，当第一时钟域的时钟信号的相位不超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的下降沿对数字输入信号重新定时。接收电路从发送电路接收已重新定时的数字输入信号。本发明还提供了异步时钟域的发送电路和接收电路及其数字信号发送方法。
异步时钟发送电路接收及其数字信号方法

[发明专利]一种跨时钟域信号同步电路-CN202210077081.X在审
发明人：詹植铜;何再生 -专利权人：珠海一微半导体股份有限公司
申请日： 2022-01-24 - 公布日： 2022-05-06 - 主分类号： H03K19/0175 文献下载
摘要：本发明公开一种跨时钟域信号同步电路，该电路具体包括：高电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；低电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；脉冲检测模块，用于输出从第一时钟域同步转换第二时钟域的连续脉冲信号；其中，所述高电平脉冲同步模块的输出端与所述脉冲检测模块的第一输入端连接，所述低电平脉冲同步模块的输出端与所述脉冲检测模块的第二输入端连接本发明实现信号从第一时钟域传递至第二时钟域，既能够满足信号从快时钟域传递至慢时钟域，又能够满足信号从慢时钟域传递至快时钟域，经过脉冲检测模块的处理，实现连续的跨时钟域同步信号的输出。
一种时钟信号同步电路

[实用新型]跨时钟域信号同步电路-CN202220179277.5有效
发明人：詹植铜;何再生 -专利权人：珠海一微半导体股份有限公司
申请日： 2022-01-24 - 公布日： 2022-07-05 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型公开跨时钟域信号同步电路，该电路具体包括：高电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；低电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；脉冲检测模块，用于输出从第一时钟域同步转换第二时钟域的连续脉冲信号；其中，所述高电平脉冲同步模块的输出端与所述脉冲检测模块的第一输入端连接，所述低电平脉冲同步模块的输出端与所述脉冲检测模块的第二输入端连接本实用新型实现信号从第一时钟域传递至第二时钟域，既能够满足信号从快时钟域传递至慢时钟域，又能够满足信号从慢时钟域传递至快时钟域，经过脉冲检测模块的处理，实现连续的跨时钟域同步信号的输出。
时钟信号同步电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条