“有效时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5970599个，建议您升级VIP下载更多相关专利

[发明专利]从快时钟域到慢时钟域的同步处理电路、方法和芯片-CN202211090922.7有效
发明人：王晗宇;谢俊 -专利权人：南京芯驰半导体科技有限公司
申请日： 2022-09-07 - 公布日： 2022-12-20 - 主分类号： G06F1/12 文献下载
摘要：一种从快时钟域到慢时钟域的同步处理电路、方法和芯片，同步处理电路包括：脉冲产生模块，用于接收快时钟域同步使能信号，生成快时钟域同步使能脉冲信号；翻转产生模块，用于生成快时钟域同步使能翻转信号；第一同步模块，用于同步至慢时钟域，生成慢时钟域同步使能脉冲信号和同步使能翻转延迟信号；第一D触发器，用于接收快时钟域配置参数信号，根据快时钟域配置参数信号和慢时钟域同步使能脉冲信号，生成慢时钟域配置参数信号并发送至慢时钟电路；第二同步模块，用于同步至快时钟域，生成同步清除脉冲信号，并发送至快时钟电路。由此，在跨异步时钟的同步处理中，有效提高了电路功能的正确性和可靠性，同时还能够节省硬件逻辑开销。
时钟域到慢同步处理电路方法芯片

[发明专利]一种时钟保护电路及时钟芯片-CN202211652899.6有效
发明人：梅平;张天舜;邓炯麟;徐金波;邵颖飞 -专利权人：无锡麟聚半导体科技有限公司
申请日： 2022-12-22 - 公布日： 2023-03-28 - 主分类号： H03K5/1252 文献下载
摘要：本发明提供一种时钟保护电路及时钟芯片包括：过滤模块对第一复位信号的噪声进行过滤操作，输出第二复位信号；第一噪声抑制模块基于第二复位信号，输出与时钟信号同步的第三复位信号；第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出时钟信号，并在第一复位信号产生干扰时，第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；其中，时钟保护电路基于第三复位信号与时钟信号以提供时钟保护。利用第一噪声抑制模块以及第二噪声抑制模块第一时间关断时钟信号的方式对干扰进行抑制，提高了时钟保护的有效性。结构简单，操作简便，具有广泛的适用性。
一种时钟保护电路芯片

[实用新型]应用于称重数据采集系统的时钟同步系统-CN202123210837.3有效
发明人：吴石恩;姚飞 -专利权人：北京万集智能网联技术有限公司
申请日： 2021-12-20 - 公布日： 2022-06-21 - 主分类号： H04J3/06 文献下载
摘要：本申请涉及一种应用于称重数据采集系统的时钟同步系统。所述时钟同步系统包括：主控板，具有信号生成电路，所述信号生成电路用于生成时钟信号CLK和时钟同步信号SYNC；数据采集从板，具有信号接收电路，所述信号接收电路用于接收所述时钟信号CLK和所述时钟同步信号SYNC，并根据所述时钟信号CLK和所述时钟同步信号SYNC采集称重数据；背板，用于承载所述主控板和所述数据采集从板，且所述背板上设置有单总线BUS，所述主控板和所述数据采集从板通过所述单总线BUS传输所述时钟信号CLK和所述时钟同步信号SYNC。该系统能够有效减少所述主控板与所述数据采集板间时钟电路的连线，节约所述主控板与所述数据采集从板的引脚资源。
应用于称重数据采集系统时钟同步

[发明专利]时钟信号生成方法及生成电路、栅极驱动电路-CN201310422140.3有效
发明人：邓立广;赵卫杰;金亨奎;张浩;刘英明 -专利权人：北京京东方光电科技有限公司
申请日： 2013-09-16 - 公布日： 2013-12-25 - 主分类号： H03K3/02 文献下载
摘要：本发明实施例公开了一种时钟信号生成方法及生成电路、栅极驱动电路，涉及时钟信号生成电路领域，利用该方法时钟信号生成方法能够有效降低显示装置的能耗，同时降低时钟信号对其他信号产生干扰的可能性。本发明实施例提供的时钟信号生成方法，包括：接收一时钟信号以及电压拉低信号；通过第一拉低电压和/或第二拉低电压得到电压拉低信号，第一拉低电压用于在时钟信号上升沿的第一时间内拉低时钟信号的电压值，第二拉低电压用于在时钟信号下降沿的第二时间内拉低时钟信号的电压值；根据第一拉低电压和/或第二拉低电压，将时钟信号调制成多阶时钟信号。
时钟信号生成方法电路栅极驱动

[发明专利]一种面向星载系统校时的内外部时钟切换电路及方法-CN202110662035.1在审
发明人：张毅;郭芳;吴铭;曲翕;余国强 -专利权人：西安微电子技术研究所
申请日： 2021-06-15 - 公布日： 2021-08-20 - 主分类号： G06F1/06 文献下载
摘要：本发明公开了一种面向星载系统校时的内外部时钟切换电路及方法，包括：外部时钟检测电路，用于对外部时钟信号的有效性和正确性进行检测，输出检测状态，检测状态包括正常状态和非正常状态；内部时钟源，用于向星载系统提供内部时钟信号；时钟分频电路，用于对内部时钟信号进行分频处理，产生与外部时钟信号频率相同的内部时钟信号；内外部时钟选择逻辑模块，用于根据检测状态，对外部时钟信号和与外部时钟信号频率相同的内部时钟信号进行切换；星上时间产生逻辑模块，用于对切换后的时钟信号进行分频，产生工作周期信号和星上秒中断信号，为星上设备提供统一的运行时间。
一种面向系统外部时钟切换电路方法

[发明专利]VSB调制系统中采样时钟恢复的方法-CN200910056962.8无效
发明人：熊晨荣;聂红儿 -专利权人：天际微芯(北京)科技有限公司;普然技术公司
申请日： 2009-03-20 - 公布日： 2010-09-22 - 主分类号： H04L27/06 文献下载
摘要：本发明公开了一种VSB调制系统中采样时钟恢复的方法；包括以下步骤：对输入信号进行载波恢复和相位校正，并得到一倍符号速率复数信号；将一倍符号速率复数信号的虚部与训练数据或者硬判决数据或者它们的符号位相乘，产生采样时钟偏差信号；利用采样时钟偏差信号对采样时钟进行恢复并进行环路跟踪。本发明利用辅助数据有效缩短采样时钟恢复的时间，并且采用一倍符号速率的数据进行采样时钟偏差计算，能够有效的降低时钟恢复计算方法的复杂度，降低算法硬件实现的难度，减小芯片面积。
vsb 调制系统采样时钟恢复方法

[发明专利]一种去除时钟jitter的电路结构-CN201710424171.0在审
发明人：章岳鹏;杜茂峰;伍洁慧 -专利权人：上海乐野网络科技有限公司
申请日： 2017-06-07 - 公布日： 2017-09-19 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种去除时钟jitter的电路结构，它涉及音频电路技术领域。它包括振荡器、处理器和时钟计时芯片，振荡器输出时钟，将时钟输入到处理器中，处理器分频到合适的频率后输出到时钟计时芯片，时钟计时芯片将时钟滤除得到稳定的时钟信号，经时钟计时芯片内部的PLL电路倍频到原来的频率输入到处理器，此时的时钟信号相比振荡器输出的信号得到很大的改善。本发明能有效减弱时钟信号上的jitter，得到稳定的时钟信号，提高音质。
一种去除时钟 jitter 电路结构

[发明专利]时钟切换方法与时钟产生装置-CN200810102995.7无效
发明人：杨辉;张楠;黄平 -专利权人：华为技术有限公司
申请日： 2008-03-28 - 公布日： 2009-09-30 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种时钟切换方法与时钟产生装置，时钟切换方法用于时钟产生装置，所述时钟产生装置包括主单板、备用单板、及从属单板，所述时钟切换方法包括：检测主单板输出的主时钟信号的状态值是否偏离预设状态值；在所述主时钟信号的状态值偏离预设状态值时，所述备用单板产生并输出备用时钟信号，所述从属单板切换为引用所述备用时钟信号。本实施例在主时钟信号故障时，可以实现时钟的快速切换，从而可以有效维持业务链路的正常工作，保证通信业务的正常进行。
时钟切换方法产生装置

[发明专利]一种基于FPGA的Camera Link数据接收系统及传输方法-CN201911295903.6在审
发明人：张三刚;祁超 -专利权人：中国航空工业集团公司洛阳电光设备研究所
申请日： 2019-12-16 - 公布日： 2020-05-22 - 主分类号： H04N7/01 文献下载
摘要：本发明提供了一种基于FPGA的Camera Link数据接收系统及传输方法，FPGA端接收信号分为5路，其中1路通道为时钟信号，其余4路为7倍时钟速率的数据信号，时钟信号实现差分到单端的转换，然后经过锁相环，时钟信号分为像素时钟和解串时钟，像素时钟直接输出，解串时钟频率值为输入时钟7倍频，每个差分数据通道中，差分数据首先完成差分到单端转换输出单端信号，根据校准和位分割状态机输出的相位调整值调整相位，在解串器中根据位分割信号实现数据的串并转换，经过位序调整后输出Camera Link源端格式相同的时钟和数据信号。本发明有效减少Camera Link数据传输的输入输出管脚数量和有效利用Camera Link标准带宽，可支持到Camera Link标准支持的最大速率。
一种基于 fpga camera link 数据接收系统传输方法

[发明专利]针对通信端口采用可变时钟选通滞后的设备和方法-CN201180022207.3有效
发明人：理查德·杰拉尔德·霍夫曼 -专利权人：高通股份有限公司
申请日： 2011-04-27 - 公布日： 2013-01-16 - 主分类号： G06F1/32 文献下载
摘要：一种设备包括：通信端口，其经配置以响应于时钟信号而经由总线通信；以及时钟信号产生电路，其经配置以产生所述时钟信号且响应于例如所述端口的通信事务等控制输入而改变所述时钟信号的选通滞后。所述时钟信号产生电路可经配置以基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性而改变所述时钟信号的所述选通滞后。
针对通信端口采用可变时钟滞后设备方法

[发明专利]一种振荡周期检测电路、方法和半导体存储器-CN202110993836.6在审
发明人：张志强 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-27 - 公布日： 2023-03-03 - 主分类号： G11C29/50 文献下载
摘要：本申请实施例提供了一种振荡周期检测电路、方法和半导体存储器，该振荡周期检测电路包括：振荡器模块，包括目标振荡器，用于接收使能信号，根据使能信号控制目标振荡器输出振荡时钟信号；控制模块，用于接收使能信号和振荡时钟信号，根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；计数模块，用于接收使能信号和振荡时钟信号，根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；目标振荡器的振荡周期是根据目标时间和目标周期数量计算得到的这样，对于使能信号和振荡时钟信号，分别经过有效时间重整处理和周期计数来计算振荡周期，从而提高振荡周期的检测准确率和检测效率。
一种振荡周期检测电路方法半导体存储器

[发明专利]一种用于PLL输出频率动态切换的系统-CN201911415101.4在审
发明人：苏志刚;王海力;陈子贤;马明 -专利权人：京微齐力(北京)科技有限公司
申请日： 2019-12-31 - 公布日： 2020-07-03 - 主分类号： H03L7/18 文献下载
摘要：PLL锁定外部输入的输入时钟信号后输出振荡时钟信号；振荡时钟信号经输出分频器进行分频输出第一时钟信号。动态切换电路包括判断子电路和切换子电路；其中，判断子电路根据第一时钟信号判断外部输入的第一切换信号的有效性；当第一切换信号无效时，切换子电路输出预设的配置分频控制信号；否则，切换子电路输出由外部输入的动态分频控制信号生成的记忆分频控制信号输出分频器根据配置分频控制信号或记忆分频控制信号输出第一时钟信号。使用户在改变可编辑PLL的输出时钟时，不需要复位和重新锁定可编辑PLL便可以调整输出时钟；并且有效地避免了过程中产生的毛刺。
一种用于 pll 输出频率动态切换系统

[发明专利]显示面板及其驱动方法-CN202010716277.X有效
发明人：冯雷;吕水明;胡维博;吴国强;郑中基 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2020-07-23 - 公布日： 2023-09-29 - 主分类号： G09G3/3266 文献下载
摘要：本公开公开了一种显示面板及其驱动方法，在栅极驱动电路逐行对像素进行扫描时，驱动芯片控制时钟信号端向栅极驱动电路输入时钟控制信号，使栅极驱动电路输出栅极扫描信号，并控制数据信号端输出的数据信号写入该行像素电路中其中，时钟控制信号的有效电平时段落入数据信号的有效电平时段之内，数据信号的有效电平时段的开始时刻至少早于时钟控制信号的有效电平时段的开始时刻1μs‑2μs。数据信号写入到像素电路的时段与电源信号的波动时段不重叠或极小部分重叠，由此避免电源信号波动对数据信号写入的影响，避免该行像素产生亮度差异。
显示面板及其驱动方法

[发明专利]一种基于过采样的非同源时钟数据恢复系统-CN201810068588.2在审
发明人：周垣;吴启明;林晓志;王添平;李翠超;王仙芳 -专利权人：上海先基半导体科技有限公司
申请日： 2018-01-24 - 公布日： 2018-05-22 - 主分类号： H03L7/08 文献下载
摘要：本发明涉及数据通信领域，提供一种基于过采样的非同源时钟数据恢复系统，包括：串并转换模块、过采样处理模块和时钟恢复模块；串并转换模块用于接收串行差分信号并转换为并行数据信号输出到过采样处理模块，同时将对应的时钟信号输出到过采样处理模块和时钟恢复模块；过采样处理模块用于对数据信号进行处理，并输出处理后的数据和对应的有效信号到时钟恢复模块；时钟恢复模块包括可变速fifo单元和读取控制单元，可变速fifo单元根据有效信号接收调整后选取的数据并输出空满状态本发明提供的非同源时钟数据恢复系统，可以处理非同源时钟电路的时钟数据恢复，降低时钟恢复电路的复杂性和成本。
一种基于采样同源时钟数据恢复系统

[发明专利]一种异步唤醒电路-CN202011222513.9在审
发明人：乔文平;卢锋;肖青;王政宏;刘勇;孙东昱 -专利权人：中移物联网有限公司;中国移动通信集团有限公司
申请日： 2020-11-05 - 公布日： 2022-05-06 - 主分类号： H03K17/22 文献下载
摘要：本申请提供一种异步唤醒电路，包括复位控制电路、有效沿检测电路、唤醒锁定电路、异步分频电路、滤波电路和唤醒生成电路；其中，有效沿检测电路通过唤醒锁定电路与时钟源连接；异步分频电路与时钟源连接，用于对时钟源输出的时钟信号进行异步分频；滤波电路与异步分频电路连接，用于通过异步分频的时钟信号对异步唤醒信号进行滤波；唤醒生成电路分别与滤波电路、唤醒锁定电路和复位控制电路连接，唤醒生成电路用于判断滤波电路输出的滤波信号是否满足预设唤醒条件，若满足预设唤醒条件，则通过唤醒锁定电路使能时钟源持续输出时钟信号，并通过复位控制电路控制滤波电路及有效沿检测电路复位。
一种异步唤醒电路