“G06F1/04”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果497个，建议您升级VIP下载更多相关专利

[发明专利]延时计算电路、芯片运行频率获取方法、装置及电子设备-CN202011623520.X有效
发明人：刘勋;魏洁;陈佰儒 -专利权人：海光信息技术股份有限公司
申请日： 2020-12-31 - 公布日： 2023-10-20 - 主分类号： G06F1/04 文献下载
摘要：本申请涉及一种延时计算电路、芯片运行频率获取方法、装置及电子设备。延时计算电路包括选择控制模块、行波计数器和多个振荡信号生成模块，多个振荡信号生成模块用于与目标芯片中包括的多条目标关键路径一一对应连接。多个振荡信号生成模块中，每个振荡信号生成模块用于在对应的目标关键路径的延时作用下生成振荡信号。选择控制模块用于分别选取出多个振荡信号生成模块中的每个振荡信号生成模块所生成的振荡信号，并发送给行波计数器。行波计数器用于对接收到的每条振荡信号进行计数，以获得多个振荡信号生成模块中，每个振荡信号生成模块所生成的振荡信号在目标计数时长内的信号计数值。延时计算电路能够降低获得目标芯片整体运行频率的难度。
延时计算电路芯片运行频率获取方法装置电子设备

[实用新型]时钟唤醒电路、系统级芯片以及电子设备-CN202320200836.0有效
发明人：许应新;陈乃军;张耀文 -专利权人：摩星半导体（广东）有限公司
申请日： 2023-02-09 - 公布日： 2023-10-13 - 主分类号： G06F1/04 文献下载
摘要：本申请提供一种时钟唤醒电路、系统级芯片以及电子设备，时钟唤醒电路包括：时钟模块，时钟模块用于基于唤醒信号输出时钟信号；信号检测模块，信号检测模块用于检测唤醒信号的电平状态并输出开关控制信号；开关控制模块，开关控制模块具有第一输入端以及第二输入端，开关控制模块的第一输入端与信号检测模块的输出端连接，开关控制模块的第二输入端与时钟模块的输出端连接；其中，开关控制模块用于基于开关控制信号控制是否输出时钟信号。本申请采用信号检测模块对唤醒信号的电平状态进行检测，可以有效避免被无效唤醒信号误唤醒的现象，从而可以进一步降低系统级芯片的功耗。
时钟唤醒电路系统芯片以及电子设备

[发明专利]数模集成电路及其控制方法-CN201710398082.3有效
发明人：张路;安方亮 -专利权人：北京集创北方科技股份有限公司
申请日： 2017-05-31 - 公布日： 2023-10-10 - 主分类号： G06F1/04 文献下载
摘要：本发明公开了一种数模集成电路及其控制方法，数模集成电路包括：时钟模块，用于产生时钟信号；数字模块，用于根据所述时钟信号进行初始化和部分工作，并产生初始化完成信号、工作完成信号和控制信号；以及启动模块，用于根据所述初始化完成信号、所述工作完成信号、所述控制信号以及复位信号为所述时钟模块提供启动信号，并用于在所述数字模块完成初始化和部分工作前控制所述时钟信号；以及软件单元，用于在所述数字模块完成初始化和部分工作后控制所述时钟信号。其可实现时钟模块的自启动，降低了电路功耗，且提高了应用上的简洁性。
数模集成电路及其控制方法

[发明专利]时钟计数器、时钟计数方法及存储装置-CN202210299683.X在审
发明人：吴增泉 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-25 - 公布日： 2023-10-03 - 主分类号： G06F1/04 文献下载
摘要：本公开实施例涉及一种时钟计数器、时钟计数方法及存储装置，时钟计数器包括时钟分频模块、多个计数模块及累加模块，时钟分频模块用于接收时钟信号，被配置为对时钟信号分频，输出多个分频时钟信号，多个分频时钟信号的脉冲数量之和等于时钟信号的脉冲数量；多个计数模块与时钟分频模块连接，每个计数模块被配置为分别对每一个分频时钟信号的脉冲进行计数并生成初始计数值；累加模块与多个计数模块连接，被配置为将多个计数模块的初始计数值累加生成目标计数值。本公开实施例能够有效地降低高频率时钟计数器的进位运算延时，避免产生因计数器进位运算延时超过计数时钟周期导致计数错误的情况，提高时钟计数器的工作频率。
时钟计数器计数方法存储装置

[实用新型]一种基于数据变化的时钟门控低功耗电路-CN202320858242.9有效
发明人：牛英山;唐虹;王爽;王涣;陈晓棠 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2023-04-18 - 公布日： 2023-10-03 - 主分类号： G06F1/04 文献下载
摘要：本实用新型目的是提供一种基于数据变化的时钟门控低功耗电路，包括：一个与门、一个异或门以及一个D触发器单元，其中，所述异或门的第一输入端连接D触发器单元的输出端，第二输入端以及D触发器单元的数据信号输入端共同作为时钟门控低功耗电路的数据信号输入端；所述第一与门的第一输入端连接异或门的输出端，第二输入端作为时钟门控低功耗电路的时钟信号输入端，输出端连接D触发器单元的时钟信号输入端；D触发器单元的输出端所为时钟门控低功耗电路的输出端。该电路无需通过设置系统工作模式，切换工作电路完成降低功耗，而是通过对输入数据的检测进行时钟开关的切换完成降低功耗。
一种基于数据变化时钟门控功耗电路

[实用新型]一种固态硬盘时钟切换电路-CN202321250996.2有效
发明人：夏辉璞 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-05-19 - 公布日： 2023-09-26 - 主分类号： G06F1/04 文献下载
摘要：本实用新型提出了一种固态硬盘时钟切换电路，包括电源管理模块、电源储存模块、电压监控模块、时钟切换模块和开关模块；电源管理模块的电源输入端连接上行设备的连接器；电源管理模块的第一输出端连接电源储存模块，第二输出端通过第一分压模块连接电压监控模块的输入端；电压监控模块的输出端一路通过开关模块连接时钟切换模块的控制端；时钟切换模块的切换输入端连接第一时钟信号和第二时钟信号；时钟切换模块的输出端连接微控制器；第一时钟信号连接上行设备的连接器。本实用新型使用备电电容C1进行供电，当拔盘后PCIE时钟被断开，可使系统在热插拔时完成时钟切换，在备电时间提供PCIE时钟，提高了系统的可靠性。
一种固态硬盘时钟切换电路

[发明专利]一种片上时钟控制器及工作方法-CN202310752401.1在审
发明人：徐嘉俊 -专利权人：合芯科技有限公司;上海合芯数字科技有限公司
申请日： 2023-06-21 - 公布日： 2023-09-19 - 主分类号： G06F1/04 文献下载
摘要：本发明提供了一种片上时钟控制器，控制器包括：时钟控制模块，用于在测试模式下，通过生成不同的时钟使能信号来选通移位测试时钟模块或高速时钟复用模块，同时生成时钟选择信号选择输出的时钟信号；高速时钟复用模块，包括第一数字选择器、第二数字选择器及功能模式下已存在的时钟打拍单元和时钟门控单元，用于根据第二时钟使能信号在测试模式下生成高速时钟信号；移位测试时钟模块，用于根据第一时钟使能信号在测试模式下生成测试时钟信号。本发明通过在测试模式下对功能模式下的打拍逻辑及时钟门控进行复用，能够避免引入额外寄存器，减少芯片面积，降低芯片设计及制造成本。
一种时钟控制器工作方法

[发明专利]芯片时钟控制系统-CN202311029661.2在审
发明人：杨利凯 -专利权人：沐曦集成电路（上海）有限公司
申请日： 2023-08-16 - 公布日： 2023-09-19 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及芯片技术领域，尤其涉及一种芯片时钟控制系统，包括设置在芯片中的M个存储模块Bm以及M个时钟调整模块Cm；Cm通过第一输出端和第二输出端与Bm相连；Cm用于通过第一输入端获取请求指令，并通过第一输出端发送给Bm；Cm还用于基于请求指令确定使能端开启时间，基于使能端开启时间确定第二输出端的开启时间，Cm通过第二输入端接收芯片时钟信号，在第二输出端开启的状态下，将芯片时钟信号发送给Bm；Bm用于基于接收到的请求指令和芯片时钟信号，执行请求指令，并生成回复信息，发送给第一输出端；Cm还用于基于回复信息确定使能端的关闭时间，基于使能端的关闭时间确定第二输出端的关闭时间。本发明降低了芯片功耗。
芯片时钟控制系统

[发明专利]芯片时钟数据处理系统-CN202311029662.7在审
发明人：董照琦 -专利权人：沐曦集成电路（上海）有限公司
申请日： 2023-08-16 - 公布日： 2023-09-19 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及芯片技术领域，尤其涉及一种芯片时钟数据处理系统，包括预先设置的时钟数据、第一脚本、第二脚本、第三脚本、第四脚本、存储有计算机程序的存储器和处理器，其中，芯片设计包括多个实例，所述时钟数据包括第一时钟数据信息、第二时钟数据信息和第三时钟数据信息；所述第一时钟数据信息包括芯片设计中每一实例对应的时钟名称和每一时钟名称对应的特征列表，每一特征列表包括至少一个时钟特征信息；所述第二时钟数据信息包括用于生成第一设计约束文件的基本时钟信息，所述第三时钟数据信息包括用于生成第二设计约束文件的基本时钟信息。本发明提高了芯片时钟数据处理的效率和准确率。
芯片时钟数据处理系统

[发明专利]一种SPI设备时钟校正的方法-CN202310488885.3在审
发明人：刘晓露;王大伟;刘建军;易玲;黄苏芳;周杨凡 -专利权人：杭州万高科技股份有限公司;北京智芯半导体科技有限公司;北京智芯微电子科技有限公司
申请日： 2023-04-27 - 公布日： 2023-09-15 - 主分类号： G06F1/04 文献下载
摘要：本发明提出了一种SPI设备时钟校正的方法，包括以下步骤：步骤1、当所述SPI设备中的主设备进行写操作时，所述主设备拉低CSN信号，并提供48个连续的SCK时钟信号；从设备监测CSN信号为低后，从第一个SCK时钟信号上升沿开始计数，计数器从0开始计数；计数频率为从设备内部高频时钟fHSI；当从设备检测到第48个SCK时钟信号时，计数器停止计数，将计数值CNT保存在从设备的寄存器中；步骤2、主设备读从设备计数寄存器中保持的计数值CNT；步骤3、根据计数值，计算从设备系统时钟fHSI，并计算校正频率；步骤4、主设备将校正补偿值即步骤3中所述的校正频率，写入从设备的寄存器的相应地址中，完成所述的时钟校正。
一种 spi 设备时钟校正方法

[发明专利]校准时钟信号的方法以及对应的电子设备和系统-CN202310228545.7在审
发明人： R·孔多雷利;A·蒙德罗;M·A·卡拉诺 -专利权人：意法半导体股份有限公司
申请日： 2023-03-10 - 公布日： 2023-09-12 - 主分类号： G06F1/04 文献下载
摘要：本公开的实施例涉及校准时钟信号的方法以及对应的电子设备和系统。一种方法，包括：提供具有参考周期的参考时钟信号；提供具有采样时钟周期的采样时钟信号，该采样时钟周期比参考时钟信号的参考周期更短；将第一子周期测量为第一子周期与采样时钟信号的周期的第一比率；将第二子周期测量为第二子周期与采样时钟信号的周期的第二比率；检测具有比参考周期大的时钟周期的时钟信号的起始沿；基于第一比率、第二比率和检测到的起始沿来产生重建参考信号；将时钟信号的时钟周期与重建参考信号的周期进行比较以获得指示它们之间的差异的差分信号；以及将该差分信号提供给用户电路系统以用于校准时钟信号。
校准时钟信号方法以及对应电子设备系统

[实用新型]一种时钟保护装置和一种测控系统-CN202223570526.2有效
发明人：关盈;刘强 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2022-12-23 - 公布日： 2023-08-15 - 主分类号： G06F1/04 文献下载
摘要：本实用新型提出了一种时钟保护装置和一种测控系统，包括基准电压模块、电源切换模块、低压监测模块和电容充电模块；基准电压模块的电压输出端连接至电源切换模块中第二比较器的负向输入端；第二比较器的正向输入端连接基准电压；第二比较器的输出端通过电源选通模块后连接至低压监测模块的输入端；低压监测模块输出电压监测信号；基准电压模块的电压输出端连接至电容充电模块的输入端；低压监测模块输出电压监测信号输入至电容充电模块的开关模块，电容充电模块的输出端通过充电信号连接至待充电电容。基于该装置，还提出了一种测控系统。本实用新型适用于测控技术领域，提高了测控系统时钟电路工作的稳定性。
一种时钟保护装置测控系统

[发明专利]基于电网工频时钟源的自适应方法-CN202010915119.7有效
发明人：林枝堂;罗钊明;潘叶江 -专利权人：华帝股份有限公司
申请日： 2020-09-03 - 公布日： 2023-08-11 - 主分类号： G06F1/04 文献下载
摘要：本发明公开了基于电网工频时钟源的自适应方法，包括如下步骤：系统上电初始化；确定所在电网的工频值；根据所在电网的工频值将系统的时钟源切换至对应的计时程序适应。本发明的基于电网工频时钟源的自适应方法，通过首先确定所在电网的工频值，然后根据所在电网的工频值将系统的时钟源切换至对应的计时程序适应，从而将系统的时钟源作为计时工具，确保系统稳定和精准控制。
基于电网时钟自适应方法

[发明专利]时钟数据恢复方法、电子设备和介质-CN202310466790.1有效
发明人：吕正祥;李旭;李菲 -专利权人：上海合见工业软件集团有限公司
申请日： 2023-04-27 - 公布日： 2023-08-04 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及芯片技术领域，尤其涉及一种时钟数据恢复方法、电子设备和介质，包括步骤S1、基于F确定T1、λ、E和D；步骤S2、将R、t的初始值设置为0，从预设的时间起点开始，基于T1生成波形数据，当t=λ时，执行步骤S3；步骤S3、基于（R+E）更新R；步骤S4、若R的绝对值小于D，则执行步骤S6，否则，执行步骤S5；步骤S5、若E0，将t修正为(t‑D)，基于（R+D）更新R；若E0，则将t的值修正为(t+D)，获取（R‑D）的值Z，并将R的值更新为Z；返回步骤S3；步骤S6、继续基于T1生成波形数据，当运行λ时，返回步骤S3。本发明能够提高时钟数据的准确性，从而提高波形数据的准确性。
时钟数据恢复方法电子设备介质

[发明专利]一种时钟相位调整方法及相关装置-CN202111130077.7有效
发明人：黄广奎;张闯;刘科 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-09-26 - 公布日： 2023-07-25 - 主分类号： G06F1/04 文献下载
摘要：本申请公开了一种时钟相位调整方法，包括：获取多种配置参数；根据预设周期逐次将不同的所述配置参数配置到所述锁相环，以使所述锁相环输出不同相位的时钟；分析所述锁相环每次输出的所述时钟与测试数据的相位关系，得到测试结果；根据各所述测试结果选择目标配置参数，并将所述目标配置参数配置到所述锁相环。应用该方法能够提高FPGA板卡对环境差异等固有差异的抵抗能力，使每块板卡都能正常工作。本申请还公开了一种时钟相位调整装置、设备以及计算机可读存储介质，均具有上述技术效果。
一种时钟相位调整方法相关装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 497 条