“晶体管耦合”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3602075个，建议您升级VIP下载更多相关专利

[发明专利]电子电路测试方法和系统-CN202210943059.9在审
发明人： N·埃里科;V·本多蒂;L·菲纳齐;G·巴格那提 -专利权人：意法半导体股份有限公司
申请日： 2022-08-08 - 公布日： 2023-02-17 - 主分类号： G01R31/28 文献下载
摘要：一种电路，包括具有共用中间节点的高压侧晶体管对和低压侧晶体管对。高压侧晶体管对包括第一晶体管，该第一晶体管具有控制节点和流过该控制节点的电流路径，该电流路径被配置为在电源电压节点和中间节点之间提供电流流线，以及第二晶体管，该第二晶体管具有穿过该控制节点的电流路径，该电流路径耦合到第一晶体管的控制节点低压侧晶体管对包括第三晶体管，该第三晶体管具有控制节点和电流路径，该电流路径被配置为在中间节点和参考电压节点之间提供电流流线，以及第四晶体管，该第四晶体管具有耦合到第三晶体管的控制节点的电流路径。测试电路系统被配置为耦合到第二晶体管和第四晶体管中的至少一个，以向其应用测试模式信号。
电子电路测试方法系统

[发明专利]用于信号颤振减轻的电路及系统-CN202310293031.X在审
发明人：李庆闵;萨迪什·库马尔·韦穆里;刘志东;M·J·弗兰克;K·A·麦卡锡 -专利权人：德州仪器公司
申请日： 2023-03-23 - 公布日： 2023-10-17 - 主分类号： H03K19/003 文献下载
摘要：在一些实例中，电路(500)包含具有第一端子及第二端子的电容器(502)，所述第一端子耦合到所述电路的电压供应端子(118)。所述电路还包含具有晶体管栅极、晶体管漏极及晶体管源极的晶体管(510)，所述晶体管源极耦合到接地且所述晶体管漏极耦合到所述电路的输入端子(110)。所述晶体管经配置以响应于在所述晶体管栅极处接收的栅极信号而导通，所述栅极信号基于在所述电容器的所述第二端子处提供的信号。所述电路还包含施密特触发器(302)，所述施密特触发器具有耦合到所述晶体管漏极的施密特触发器输入。
用于信号减轻电路系统

[发明专利]具有半级联的电流镜布置-CN202110473361.8有效
发明人： D·阿克司因;O·弗罗迪 -专利权人：美国亚德诺半导体公司
申请日： 2021-04-29 - 公布日： 2022-11-22 - 主分类号： G05F3/26 文献下载
摘要：示例电流镜布置包括电流镜电路，被配置为在输入晶体管Q1处接收输入电流信号并在输出晶体管Q2处输出镜像信号。该布置还包括半级联电路，该半级联电路包括晶体管Q3、Q4和两端无源网络。晶体管Q3耦合到输出晶体管Q2并与其级联。晶体管Q4耦合到晶体管Q3。晶体管Q3的基极/栅极耦合到偏置电压Vref，并且晶体管Q4的基极/栅极通过两端无源网络耦合到偏置电压Vref1。
具有级联电流布置

[发明专利]自我追踪双稳态锁存单元及其操作方法-CN201811036269.X在审
发明人：马腾桂;史富洋 -专利权人：汉芝电子股份有限公司
申请日： 2018-09-06 - 公布日： 2019-05-17 - 主分类号： H03K19/0944 文献下载
摘要：本发明公开了一种自我追踪双稳态锁存单元，包括交叉耦合锁存器、第一及第二可写入晶体管。交叉耦合锁存器接收锁存控制信号及参考电压。第一可写入晶体管的第一端输出第一位，第一可写入晶体管的第二端耦接于交叉耦合锁存器的第一数据端，而第一可写入晶体管的控制端接收追踪控制信号。第二可写入晶体管的第一端输出第二位，第二可写入晶体管的第二端耦接于交叉耦合锁存器的第二数据端，而第二可写入晶体管的控制端接收追踪控制信号。第一可写入晶体管及第二可写入晶体管两者的栅极氧化层皆较交叉耦合锁存器中晶体管的栅极氧化层薄。
可写入晶体管交叉耦合锁存器追踪控制信号栅极氧化层锁存单元第一端控制端双稳态耦接锁存控制信号追踪参考电压第一数据输出晶体管数据端

[发明专利]电子电路和具有所述电子电路的半导体装置-CN202080002823.1在审
发明人：章涛;陈钰林;李继华;林文杰 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2020-07-15 - 公布日： 2021-01-08 - 主分类号： H02J7/10 文献下载
摘要：所述电子电路包含：第一晶体管,其包含与输入电压耦合的第一电极和第二电极；第二晶体管，其包含与所述第一晶体管的所述第二电极耦合的第一电极和耦合到接地的第二电极；第一电容器，其耦合在所述第一晶体管的所述第一电极与所述第二晶体管的所述第二电极之间；第一二极管，其包含与所述第一晶体管的所述第一电极耦合的第一端子和第二端子；第二二极管，其包含与所述第一二极管的所述第二端子耦合的第一端子和与所述第二晶体管的所述第二电极耦合的第二端子；第二电容器，其耦合在所述第一晶体管的所述第一电极与所述第一二极管的所述第二端子之间；以及第三电容器，其耦合在所述第一二极管的所述第二端子与所述第二晶体管的所述第二电极之间。
电子电路有所半导体装置

[发明专利]半导体器件-CN201910122847.X在审
发明人：樫原洋次 -专利权人：瑞萨电子株式会社
申请日： 2019-02-19 - 公布日： 2019-08-27 - 主分类号： H03K19/0185 文献下载
摘要：实施例中的电平移位器包括耦合在成对的第一导电类型交叉耦合晶体管与成对的第二电类型输入晶体管之间的超过击穿电压防止电路。超过击穿电压防止电路包括被串联耦合到彼此的第一导电类型第一晶体管和第二导电类型第二晶体管，以及在较高电势侧上被串联耦合到所述第一晶体管和所述第二晶体管的第一导电类型第三晶体管。
晶体管第一导电类型击穿电压半导体器件电平移位器串联耦合防止电路成对的交叉耦合晶体管输入晶体管导电类型耦合高电势裕量

[发明专利]电力供给控制装置-CN201010537169.2有效
发明人：中原明宏 -专利权人：瑞萨电子株式会社
申请日： 2010-11-05 - 公布日： 2011-05-25 - 主分类号： H03K17/08 文献下载
摘要：电力供给控制装置包括：输出晶体管，该输出晶体管被耦合在第一电源线和输出端子之间，输出端子被构造为与负载相耦合；保护晶体管，该保护晶体管被耦合在输出晶体管的栅极和第二电源线之间；负电压控制单元，该负电压控制单元被耦合在第一电源线和输出晶体管的栅极之间；补偿晶体管，当来自于负载的反电动势电压被施加给输出端子时该补偿晶体管使第二电源线和输出端子进入导通状态；以及背栅控制电路，在当电源的极性正常时的待机状态中，该背栅控制电路控制补偿晶体管和保护晶体管中的每一个的背栅和第二电源线以使其进入导通状态
电力供给控制装置

[发明专利]栅极能量回收-CN201611144001.9有效
发明人：约格西·库马尔·拉马达斯 -专利权人：德州仪器公司
申请日： 2016-12-13 - 公布日： 2020-07-14 - 主分类号： H02M3/00 文献下载
摘要：本发明的标的物的实施例包含一种设备(100)，其包括第一开关(110)、第二开关(112)、第三开关(108)及晶体管(114)。所述第一开关(110)耦合到第一电压装置(104)及所述晶体管(114)以选择性地将所述第一电压装置(104)电连接到所述晶体管(114)以将第一电荷提供到所述晶体管(114)。所述第二开关(112)耦合到第二电压装置(106)及所述晶体管(114)以选择性地将所述第二电压装置(106)电连接到所述晶体管(114)以从所述晶体管(114)移除电荷。所述第三开关(108)耦合到所述第三电压装置(102)及所述晶体管(114)以选择性地将所述第三电压装置(102)耦合到所述晶体管(114)以将第二电荷提供到所述晶体管(114)。
栅极能量回收

[发明专利]静电放电保护电路-CN200710143786.2无效
发明人：庄逸程 -专利权人：联阳半导体股份有限公司
申请日： 2007-08-06 - 公布日： 2009-02-11 - 主分类号： H01L23/60 文献下载
摘要：本发明公开了一种静电放电保护电路，其包括第一LDNMOS晶体管、第二LDNMOS晶体管、第一电阻及栅极驱动电阻。第一LDNMOS晶体管的漏极作为静电输入端，而P型基体与源极相接，且第一LDNMOS晶体管依据耦合电压信号决定是否导通。第二LDNMOS晶体管的漏极连接第一LDNMOS晶体管的漏极，且其P型基体连接第一LDNMOS晶体管的源极，而其栅极连接共同接地电位。第一电阻的其中一端连接第一LDNMOS晶体管的源极，而另一端连接共同接地电位。栅极驱动电阻的其中一端连接共同接地电位，而另一端则连接第二LDNMOS晶体管的源极，以产生耦合电压信号，并将上述的耦合电压信号耦合到第一LDNMOS晶体管的栅极。
静电放电保护电路

[发明专利]用于动态功率节省的低电压时钟摆动耐受时序电路-CN202110481398.5有效
发明人： V·维努戈帕尔;A·巴蒂亚;叶棋 -专利权人：苹果公司
申请日： 2021-04-30 - 公布日： 2022-08-12 - 主分类号： H03K5/135 文献下载
摘要：输入信号耦合到第一晶体管堆叠的第一P型晶体管和第一N型晶体管的栅极。低电压摆动时钟信号耦合到第一晶体管堆叠的第二N型晶体管的栅极。输入信号的反相耦合到第二晶体管堆叠的第二P型晶体管和第三N型晶体管的栅极。低摆动时钟耦接到第二晶体管堆叠的第四N型晶体管的栅极。具有耦接到所述低摆动时钟的栅极的一个或多个启用P型晶体管的第一端耦接到第一P型晶体管的漏极，并且一个或多个启用P型晶体管的第二端耦接到第二P型晶体管的漏极。
用于动态功率节省电压时钟摆动耐受时序电路

[发明专利]移位寄存器单元电路，栅极驱动电路及显示器-CN202110520882.4有效
发明人：张盛东;廖聪维;邱赫梓;安军军;林清平;严建花;李建桦 -专利权人：北京大学深圳研究生院
申请日： 2021-05-13 - 公布日： 2022-06-10 - 主分类号： G09G3/20 文献下载
摘要：本申请提供了一种移位寄存器单元电路，包括置位晶体管，控制极配置为接收前一级输出信号，第二极耦合到低电平，置位晶体管为N型；复位晶体管，控制极配置为接收后一级输出信号，第二极耦合到低电平，复位晶体管为N型；第一CMOS反相器，输出端耦合到置位晶体管的第一极，输入端耦合到输出端和复位晶体管的第一极，第一控制极配置为接收高电平，第二控制极耦合到低电平；以及驱动晶体管，第一极耦合到输出端和所述复位晶体管的第一极，第二极配置为接收第一时钟信号，控制极耦合到第一CMOS反相器的输出端和置位晶体管第一极；第一时钟信号的有效电平与前一级输出信号的有效电平时段以及后一级输出信号的有效电平时段之间不交叠。
移位寄存器单元电路栅极驱动显示器

[发明专利]一种高频低功耗低抖动压控振荡器-CN202110629000.8有效
发明人：洪芃力 -专利权人：苏州瀚宸科技有限公司
申请日： 2021-06-05 - 公布日： 2022-08-05 - 主分类号： H03B5/04 文献下载
摘要：本申请涉及一种压控振荡器，包括电感；可变电容，与电感并联；偏置模块；以及负阻对，与电感并联，配置为接收偏置输出信号，提供压控振荡器的输出信号；负阻对包括第一晶体管，第一极耦合到所述可变电容的第一端和所述压控振荡器的第一输出端，第二极接地，其控制极耦合到偏置模块的第一输出端；第二晶体管，第一极耦合到可变电容的第二端以及压控振荡器的第二输出端，控制极耦合到第一晶体管的第一极以及偏置模块的第二输出端，第二极接地；第一电容，其耦合在第一晶体管的控制极和第二晶体管的第一极之间；第二电容，其耦合在第二晶体管的控制极和第一晶体管的第一极之间；其中第一晶体管的第二极和第二晶体管的第二极之间耦合有电容性支路。
一种高频功耗抖动压控振荡器

[实用新型]偏置电阻器晶体管半导体器件及半导体器件-CN201520769857.X有效
发明人： D·M·海明格尔;T·基纳 -专利权人：半导体元件工业有限责任公司
申请日： 2015-09-30 - 公布日： 2016-01-13 - 主分类号： H01L29/732 文献下载
摘要：本实用新型涉及偏置电阻器晶体管半导体器件及半导体器件。一个目的是解决现有技术的问题。偏置电阻器晶体管半导体器件包括：基极端子；发射极端子；集电极端子；主要双极型晶体管，具有基极、与发射极端子耦合的发射极以及与集电极端子耦合的集电极；第一电阻器，具有与主要双极型晶体管的基极耦合的第一端子，并且具有与基极端子耦合的第二端子；及保护双极型晶体管，具有与主要双极型晶体管的集电极耦合的集电极、与主要双极型晶体管的发射极耦合的基极以及与基极端子耦合的发射极，保护双极型晶体管具有发射极到集电极区，一个优点是可独立于主要晶体管确定半导体器件的ESD特性。
偏置电阻器晶体管半导体器件

[发明专利]具有增益提升的放大器-CN202080072408.3在审
发明人： J·W·朴;孙博 -专利权人：高通股份有限公司
申请日： 2020-09-22 - 公布日： 2022-06-10 - 主分类号： H03F3/45 文献下载
摘要：在某些方面中，一种放大器(605)包括：第一晶体管(415)，包括栅极、漏极和源极，其中第一晶体管(415)的栅极耦合到该放大器(605)的第一输入部(412)。该放大器(605)还包括：第二晶体管(418)，包括栅极、漏极和源极，其中第二晶体管(418)的栅极耦合到该放大器(605)的第二输入部(414)。该放大器(605)还包括耦合在该放大器(605)的第一输入部(412)与第二晶体管(418)的源极之间的第一信号路径(615)、耦合在该放大器(605)的第二输入部(414)与第一晶体管(415)的源极之间的第二信号路径(618)、耦合到第一晶体管(415)的漏极的第一负载、和耦合到第二晶体管(418)的漏极的第二负载。
具有增益提升放大器

[发明专利]电荷泵电路-CN201610072649.3有效
发明人：阿伦·罗思;艾瑞克·苏恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-02-02 - 公布日： 2019-09-13 - 主分类号： H02M3/07 文献下载
摘要：子电路包括输入端、输出端、晶体管、第一电容性器件、第一二极管器件和第二二极管器件。晶体管具有与输入端耦合的第一源极/漏极(S/D)端、与输出端耦合的第二S/D端以及栅极端。第一电容性器件具有与晶体管的栅极端耦合的第一端部以及配置为接收第一驱动信号的第二端部。第一二极管器件具有与晶体管的第二S/D端耦合的阴极以及与晶体管的栅极端耦合的阳极。第二二极管器件具有与晶体管的栅极端耦合的阴极以及与晶体管的第二S/D端耦合的阳极。
电荷电路