“锁存单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2220074个，建议您升级VIP下载更多相关专利

[发明专利]一种防御能量攻击的JK触发器-CN201110284559.8有效
发明人：汪鹏君;郝李鹏 -专利权人：宁波大学
申请日： 2011-09-23 - 公布日： 2012-03-28 - 主分类号： H03K3/021 文献下载
摘要：本发明公开了一种防御能量攻击的JK触发器，特点是包括第一互补信号产生电路、第二互补信号产生电路、触发器原型电路、第一主从锁存单元、第二主从锁存单元、第三主从锁存单元及第四主从锁存单元，触发器原型电路与第一主从锁存单元连接，第一主从锁存单元与第一互补信号产生电路连接，第一互补信号产生电路与第三主从锁存单元连接，第三主从锁存单元与触发器原型电路连接，触发器原型电路与第二主从锁存单元连接，第二主从锁存单元与第二互补信号产生电路连接，第二互补信号产生电路与第四主从锁存单元连接，第四主从锁存单元与触发器原型电路连接；优点是能耗与所处理数据相互独立且能耗稳定，具有良好的防御能量攻击的性能。
一种防御能量攻击 jk 触发器

[实用新型]非易失性存储器-CN202122666336.X有效
发明人：刘大平;潘荣华 -专利权人：西安格易安创集成电路有限公司
申请日： 2021-11-02 - 公布日： 2022-04-05 - 主分类号： G11C29/42 文献下载
摘要：该存储器包括：存储单元阵列、第一锁存单元、第二锁存单元、第一缓存单元、第二缓存单元、错误校正码(ECC)单元和输出控制单元，其中，ECC单元用于分别通过第一锁存单元和第二锁存单元依次获取第一缓存单元和第二缓存单元中缓存的数据并进行ECC处理，纠正第一缓存单元和第二缓存单元中缓存的数据的错误位；输出控制单元用于在ECC单元对第二缓存单元中缓存的数据进行ECC处理时，响应于数据读取指令，通过第一锁存单元读取第一缓存单元中缓存的经过ECC
非易失性存储器

[发明专利]移位寄存器、栅极驱动器及显示装置-CN201110382100.1有效
发明人：青海刚;祁小敬 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2011-11-25 - 公布日： 2012-09-05 - 主分类号： G09G3/20 文献下载
摘要：该移位寄存器包括输入编程单元、锁存单元、输出编程单元和反相输出单元；输入编程单元连接锁存单元的输入端，为锁存单元的输入端编程；锁存单元用于锁存输出信号，锁存单元的正相和反相输出端通过输出编程单元连接；输出编程单元与锁存单元的输出端连接，为锁存单元的输出端编程；反相输出单元连接锁存单元的反相输出端，用于生成移位寄存器的反相输出信号。本发明中，只采用一个锁存单元即实现了信号移位输出的功能，电路结构简单、信号布线少，级联形成的GOA电路占用面积少，可进一步减少对显示面板的显示面积的占用，从而实现显示器件的高解析度和窄边框化。
移位寄存器栅极驱动器显示装置

[发明专利]一种高速电平转换器-CN202110892289.2在审
发明人：邹臣 -专利权人：圣邦微电子（北京）股份有限公司
申请日： 2021-08-04 - 公布日： 2023-02-17 - 主分类号： H03K19/0185 文献下载
摘要：一种高速电平转换器，其特征在于：闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，实现由低到高的电平转换；串联单元，基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。
一种高速电平转换器

[发明专利]非易失性存储器件的页面缓冲器及其编程和读取方法-CN200510003635.8有效
发明人：李硕珪 -专利权人：海力士半导体有限公司
申请日： 2005-01-10 - 公布日： 2006-01-18 - 主分类号： G11C16/06 文献下载
摘要：该页面缓冲器包括：存储数据的第一锁存单元；存储数据的一个或多个第二锁存单元；连接在第一和第二锁存单元之间的传输单元，将存储在第一锁存单元中的数据传输到第二锁存单元；路径选择单元，在读取操作中从位线读出数据并将读出的数据存储在第一锁存单元中，在编程操作中将数据从第一和第二锁存单元传输到位线；读出单元，允许路径选择单元读出数据，或从位线接收的数据存储在第一锁存单元中；数据I/O单元，将数据从数据线传输到第一和第二锁存单元或将存储在第一和第二锁存单元中的数据传输到数据线通过使用数据锁存器减少了页面缓冲器的数目。可防止由于读出节点的耦合电容的故障现象。
非易失性存储器页面缓冲器及其编程读取方法

[发明专利]高速动态比较锁存器-CN201010567101.9有效
发明人：李斌;武国胜 -专利权人：四川和芯微电子股份有限公司
申请日： 2010-11-30 - 公布日： 2011-04-27 - 主分类号： H03K19/003 文献下载
摘要：一种高速动态比较锁存器，包括一用于对输入的差分信号进行放大的前置放大单元、一与所述前置放大单元相连的再生锁存单元及一与所述再生锁存单元相连的锁存单元，所述前置放大单元包括一输入时钟信号，所述再生锁存单元利用一正反馈对所述前置放大单元输出的差分信号进行锁存，在一个时钟周期的第一状态时，所述再生锁存单元将所述前置放大单元的输出转化为锁存结果，在与第一状态电平相反的第二状态时，所述再生锁存单元的输出处于保持状态的同时对相关节点进行复位，所述锁存单元将所述再生锁存单元处于保持状态的有效值输出本发明结构简单，保证了锁存器输出结果的正确性。
高速动态比较锁存器

[发明专利]锁存器及其驱动方法和芯片-CN201910008996.3有效
发明人：贾玉娥 -专利权人：京东方科技集团股份有限公司
申请日： 2019-01-04 - 公布日： 2022-10-11 - 主分类号： H03K3/2885 文献下载
摘要：本发明公开了一种锁存器，包括：至少两个锁存单元，任意相邻的两个锁存单元之间设置有第一开关电路，以将全部锁存单元级联；锁存单元包括：第一反相电路、第二反相电路和第二开关电路；第一反相电路的输入端与锁存单元的信号输入端连接，第一反相电路的输出端与锁存单元的信号输出端连接；第二反相电路的输入端与锁存单元的信号输出端连接，第二反相电路的输出端与第二开关电路的第二端连接；第二开关电路的第一端与锁存单元的信号输入端连接；第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。
锁存器及其驱动方法芯片

[发明专利]地址发生电路和具有该地址发生电路的存储器件-CN201510107843.6有效
发明人：郑喆文;金生焕 -专利权人：爱思开海力士有限公司
申请日： 2015-03-12 - 公布日： 2021-03-23 - 主分类号： G11C11/406 文献下载
摘要：本发明公开一种地址发生电路，其可以包括：第一锁存单元，适于锁存通过反相输入地址的一部分所获得的地址；第二锁存单元，适于锁存该第一锁存单元的部分反相的输入地址，并且适于在目标刷新周期期间的第一刷新操作之后来锁存加/减地址；第三锁存单元，适于在该目标刷新周期之外的周期期间锁存该第一锁存单元的部分反相的输入地址；以及加法/减法单元，适于通过向/从该第二锁存单元中被锁存的地址加/减预定值来产生该加/减地址。
地址发生电路具有存储器件

[发明专利]动态D触发器、数据运算单元、芯片、算力板及计算设备-CN202210829816.X在审
发明人：陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-09-30 - 主分类号： H03K3/356 文献下载
摘要：本发明提供一种动态D触发器，包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第一锁存单元与所述第二锁存单元之间具有一第一节点，所述第二锁存单元与所述输出驱动单元之间具有一第二节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述第一节点。
动态触发器数据运算单元芯片算力板计算设备

[发明专利]一种低功耗隔离电路及其方法、芯片-CN201711215658.4有效
发明人：张浩亮;谭鑫;温浪明 -专利权人：珠海格力电器股份有限公司
申请日： 2017-11-28 - 公布日： 2020-11-03 - 主分类号： H03K17/22 文献下载
摘要：其中，该低功耗隔离电路应用于芯片，芯片包括电源门控模块与下级逻辑模块，低功耗隔离电路包括：功耗管理单元；锁存单元，在电源门控模块处于待机模式时，功耗管理单元将锁存单元切换至锁存状态，使得锁存单元锁存下级逻辑模块进入待机模式之前的数据状态；隔离单元，在锁存单元锁存下级逻辑模块进入待机模式之前的数据状态后，功耗管理单元复位隔离单元，使得隔离单元向锁存单元输出逻辑值，逻辑值未改变锁存单元的锁存状态。
一种功耗隔离电路及其方法芯片

[发明专利]动态D触发器、寄存器、芯片和执行比特币挖矿的装置-CN202011428628.3在审
发明人：田文博;范志军;许超;薛可;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-12-09 - 公布日： 2022-06-14 - 主分类号： H03K3/353 文献下载
摘要：提供一种动态D触发器，包括：输入端，用于接收输入数据；输出端，用于提供输出数据来响应所述输入数据；时钟信号端，用于接收时钟信号；第一锁存单元，用于锁存来自输入端的输入数据并在时钟信号的控制下传输所述输入数据；以及第二锁存单元，用于锁存来自第一锁存单元的数据并在时钟信号的控制下传输第一锁存单元锁存的数据；其中，第一锁存单元和第二锁存单元依次串联连接在输入端和输出端之间；以及其中，输出端被配置为将来自第二锁存单元的数据作为输出数据输出
动态触发器寄存器芯片执行比特币挖矿装置

[发明专利]一种锁存器及奇数分频电路-CN202110985171.4有效
发明人：李大鹏 -专利权人：成都爱旗科技有限公司
申请日： 2021-08-26 - 公布日： 2021-12-07 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种锁存器及奇数分频电路，涉及半导体器件技术领域，用于降低锁存器的噪声，并实现占空比为50%的奇数分频。锁存器包括：再生电路、第一动态锁存电路及第二动态锁存电路。第一动态锁存电路包括第一T型电感、第一锁存单元及第二锁存单元，第一T型电感的第一端与第一锁存单元电连接，第二端与第二锁存单元电连接，第三端与再生电路的第一输入端电连接。第二动态锁存电路包括第二T型电感、第三锁存单元及第四锁存单元，第二T型电感的第一端与第三锁存单元电连接，第二端与第四锁存单元电连接，第三端与再生电路的第二输入端电连接。奇数分频电路包括上述技术方案所提的锁存器。
一种锁存器奇数分频电路

[发明专利]免保持动态D触发器-CN201810667264.0在审
发明人：刘杰尧;张楠赓;吴敬杰;马晟厚 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2018-06-25 - 公布日： 2019-12-31 - 主分类号： H03K3/012 文献下载
摘要：本发明提供一种在计算设备中应用的免保持动态D触发器，包括一输入端、一输出端以及至一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出；所述第一锁存单元采用延迟单元。
锁存单元时钟信号控制锁存输出驱动单元输出端输入端输出传输布线流程单一元件计算设备三种状态数据反相延迟单元依次串接高电平信号端低电反相高阻应用

[发明专利]低漏电流动态D触发器-CN201810667321.5在审
发明人：刘杰尧;张楠赓;吴敬杰;马晟厚 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2018-06-25 - 公布日： 2019-12-31 - 主分类号： H03K3/012 文献下载
摘要：本发明提供一种在计算设备中应用的低漏电流动态D触发器，包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出；所述第二锁存单元采用低漏电型器件和/或所述输出驱动单元采用高阈值电压器件。
锁存单元输出驱动单元锁存时钟控制输出端输入端减小输出高阈值电压器件时钟信号控制传输漏电单一元件计算设备降低功耗逻辑延时三种状态数据反相依次串接高电平漏电流信号端低电反相高阻芯片应用

[实用新型]一种供电控制电路-CN201420873043.6有效
发明人：李威;滕树鹏;喻希远;赵赟;高晓梅;郭振亚 -专利权人：环旭电子股份有限公司
申请日： 2014-12-30 - 公布日： 2015-07-08 - 主分类号： G06F1/26 文献下载
摘要：本实用新型涉及电子电路领域，尤其涉及一种供电控制电路，包括：一状态锁存单元，一开关单元以及一电源单元，状态锁存单元的输入端与中央处理单元的输出端连接，状态锁存单元的输出端与开关单元的输入端连接，开关单元的输出端与供电单元连接；电源单元分别与状态锁存单元和开关单元连接，为状态锁存单元和开关单元供电；中央处理单元将其输出信号发送至状态锁存单元，状态锁存单元响应输出信号，同时将其输出的使能信号进行锁存，开关单元根据其接收到的使能信号判决是否为供电单元供电整个供电控制电路仅仅使用了简单可靠的逻辑电路，以简单的结构通过控制开关单元的通断，实现了当中央处理单元断电后，仍然可以为后续供电单元供电的功能。
一种供电控制电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条