专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10862851个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN202110587495.2在审
  • 薮内诚 - 瑞萨电子株式会社
  • 2021-05-27 - 2021-12-07 - G11C7/12
  • 该半导体器件包括:与匹配线连接的多个存储单元;与字线连接的字线驱动;被配置为存储有效位的有效单元,有效位指示条目的有效或无效;第一预充电电路,与匹配线的一端连接并且被配置为将匹配线预充电到高电平;以及第二预充电电路多个存储单元被布置在第一预充电电路和第二预充电电路之间,并且第二预充电电路被布置在字线驱动和多个存储单元之间。
  • 半导体器件
  • [发明专利]混合堆叠写驱动-CN201810755948.6有效
  • A·桑卡尔;凡卡崔汉文·宾维杰亚拉梵 - 马维尔亚洲私人有限公司
  • 2018-07-11 - 2023-06-20 - G11C11/34
  • 本发明涉及混合堆叠写驱动,其中,一种电路包括具有存储单元及位线的存储阵列。写驱动通过列选择晶体管与该位线连接。写辅助电路与该写驱动连接。该负升压晶体管自该数字线连接至该共同升压节点。在针对该存储阵列的选定单元的写操作期间,该负升压晶体管将该存储阵列的该选定单元的该位线选择性拉至地。该写辅助电路可包括自第一数字线连接至该共同升压节点的第一负升压晶体管,自第二数字线连接至该共同升压节点的第二负升压晶体管,以及自该共同升压节点连接至地的保持晶体管。
  • 混合堆叠驱动器
  • [发明专利]用于控制字线放电的设备及方法-CN202080027375.0在审
  • 铃木尊雅 - 美光科技公司
  • 2020-04-02 - 2021-11-23 - G11C11/408
  • 本文公开用于以渐进方式驱动驱动线的设备及方法。字驱动线可被驱动到高与低电势之间的中间电势。在一些实例中,所述字驱动线可以逐步方式被驱动。在一些实例中,所述中间电势可为偏置电压。所述偏置电压可由偏置电压产生提供。一或多个启用信号可用于控制所述字驱动线的所述驱动。在一些实例中,地址信号可用于控制所述字驱动线的所述驱动。在一些实例中,以渐进方式驱动所述字驱动线可致使字线以渐进方式放电。
  • 用于控制放电设备方法
  • [发明专利]存储设备-CN202210354837.0在审
  • 李玟洙;柳民泰;李元锡;赵珉熙 - 三星电子株式会社
  • 2022-04-06 - 2022-10-18 - G11C11/4063
  • 公开了一种存储设备,包括:基于来自外部设备的行地址来生成字线(WL)控制信号的行解码;包括连接到字线的存储单元的第一子阵列;基于与奇数编号的字线相对应的奇数编号的WL控制信号来向字线中奇数编号的字线提供选择电压或非选择电压的第一子字线驱动(SWD);以及基于与偶数编号的字线相对应的偶数编号的WL控制信号来向字线中偶数编号的字线提供选择电压或非选择电压的第二SWD。第一SWD响应于偶数编号的WL控制信号来向偶数编号的字线的非选择字线施加非选择电压,并且第二SWD响应于奇数编号的WL控制信号来向奇数编号的字线的非选择字线施加非选择电压。
  • 存储器设备
  • [发明专利]字线追踪系统-CN200910134149.8有效
  • 郑宏正;廖宏仁;李政宏;蔡睿哲 - 台湾积体电路制造股份有限公司
  • 2009-04-13 - 2009-11-25 - G11C8/08
  • 一种字线追踪系统,包括行空白的存储单元、自我时序产生、电压至电流转换、电流至电压转换与线。空白的存储单元行与一行或多行普通的存储单元具有大体相同的结构,并包括具有相对的第一末端与第二末端的空白字线,其中第一末端耦接至空白字线驱动。自我时序产生器用以接收时钟脉冲信号并为空白字线驱动产生与时钟脉冲信号同步的脉冲信号,以及具有第一端点用以接收反馈信号并用以决定脉冲信号的下降沿。电压至电流转换耦接至第二末端。电流至电压转换耦接至第一端点。线用以耦接电压至电流转换至电流至电压转换。本发明可有效解决现有技术存在的问题,在字线的远端仍可维持适当的脉冲宽度,不会最后造成功能失效。
  • 追踪系统
  • [发明专利]半导体存储器件及其弱单元检测方法-CN201611242723.8有效
  • 金六姬 - 爱思开海力士有限公司
  • 2016-12-29 - 2020-12-29 - G11C29/40
  • 一种半导体存储器件,包括:多个存储块;多个位线感测放大器,所述位线感测放大器被所述多个存储块中相邻的存储块共享,并且适用于感测并放大经由位线从耦接至被激活的字线的存储单元读取的数据,以及经由多个分段数据线输出放大数据;字线驱动,所述字线驱动适用于在测试模式期间激活不共享所述位线感测放大器的存储块的字线;以及弱单元检测电路,所述弱单元检测电路适用于:在所述测试模式期间,压缩经由所述多个分段数据线传输的所述放大数据以产生压缩数据
  • 半导体存储器件及其单元检测方法
  • [发明专利]半导体存储器件及用于控制半导体存储器件的方法-CN201310359006.3无效
  • 小泽敬 - 富士通半导体股份有限公司
  • 2013-08-16 - 2014-03-12 - G11C11/413
  • 半导体存储器件(10)包括字线(WL0、WL1)、与所述字线交叉的位线对(B00、xB00、B11、xB11)以及设置在所述字线与所述位线对交叉处的存储单元(C000至C111)。与所述字线之一对应地设置的字线驱动(21)输出第一电压(VD1)或第二电压(VDD)。电势检测电路(BD00)与至少一个位线对对应地被设置以检测所述位线对处的电势并且生成检测信号(DS00)。字线电压调节电路(31)根据来自电势检测电路的检测信号将字线驱动的输出电压从第一电压改变至第二电压。读出放大器(SA0)对位线对中的所选择用于访问的一个位线对的电势差进行放大。
  • 半导体存储器件用于控制方法
  • [发明专利]多层存储及其制作方法-CN201910355516.0有效
  • 金允哲;吴振勇;阮庆仲;梅文龙 - 长江存储科技有限责任公司
  • 2019-04-29 - 2021-06-04 - G11C16/08
  • 本发明实施例公开了一种多层存储及其制作方法。多层存储包括:多个存储层的堆叠结构,存储层具有第一边缘区域和第二边缘区域;第一电路层,位于堆叠结构的第一端面且具有字线驱动字线驱动通过驱动线与存储层连接;第m个存储层的驱动线,包括:第一部分,连接第m个存储层的第一边缘区域和字线驱动;第二部分,与字线驱动连接;第三部分,平行于第一部分并穿透第二电路层,其中,第二电路层位于堆叠结构的第二端面,第二端面与第一端面相对设置;第四部分,位于第二电路层上;
  • 多层存储器及其制作方法
  • [发明专利]低功率和快速存储复位-CN202210817905.2在审
  • H·拉瓦特;P·K·维玛 - 意法半导体国际有限公司
  • 2022-07-12 - 2023-01-17 - G11C7/20
  • 本公开的各实施例涉及低功率和快速存储复位。一种存储复位方法包括:对存储阵列的位线进行预充电,在复位节点处断言信号以移除预充电电压,以及选择与位线相关联的写入驱动,位线与包括待复位的存储单元的存储阵列的列相关联;其中在复位节点处断言信号还导致将期望的逻辑状态施加到所选择的写入驱动的输入,以使那些所选择的写入驱动改变与那些写入驱动相关联的位线的逻辑状态。方法继续断言与存储的、包含待复位的存储单元的行相关联的每个字线,以在单个时钟周期期间将期望的逻辑状态写入到存储的列和行的、待复位的所有存储单元,并且然后解除断言那些字线
  • 功率快速存储器复位
  • [实用新型]存储电路-CN201720404815.5有效
  • D·K·加纳丹;A·库玛;H·乔拉;P·K·维玛 - 意法半导体国际有限公司
  • 2017-04-17 - 2018-04-17 - G11C11/409
  • 一种存储电路,该存储电路包括字线;存储单元,这些存储单元连接至该字线;以及字线驱动电路,该字线驱动电路包括p沟道上拉晶体管。该存储电路进一步包括读取辅助电路,该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管,其中,该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径,该n沟道二极管接法晶体管具有连接在正电源节点与该
  • 存储器电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top