|
|
钻瓜专利网为您找到相关结果 31个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN202110587495.2在审
-
薮内诚
-
瑞萨电子株式会社
-
2021-05-27
-
2021-12-07
-
G11C7/12
- 本公开涉及一种半导体器件。该半导体器件包括：与匹配线连接的多个存储器单元；与字线连接的字线驱动器；被配置为存储有效位的有效单元，有效位指示条目的有效或无效；第一预充电电路，与匹配线的一端连接并且被配置为将匹配线预充电到高电平；以及第二预充电电路，与匹配线的另一端连接并且被配置为将匹配线预充电到高电平。多个存储器单元被布置在第一预充电电路和第二预充电电路之间，并且第二预充电电路被布置在字线驱动器和多个存储器单元之间。
- 半导体器件
- [发明专利]半导体存储器器件-CN202011246638.5在审
-
薮内诚
-
瑞萨电子株式会社
-
2020-11-10
-
2021-05-11
-
G11C7/18
- 本公开涉及一种半导体存储器器件。随着半导体存储器器件的小型化，布线的电阻和寄生电容变大，这阻止了半导体存储器器件加速。在半导体存储器器件中，该半导体器件具有：半导体衬底，该半导体衬底具有主表面；第一存储器单元行，该第一存储器单元行具有多个第一存储器单元，该多个第一存储器单元与平面图中的第一方向平行地被布置在主表面上；第一字线，该第一字线被连接至多个第一存储器单元；第一字线驱动器，该第一字线驱动器用于改变第一字线的电位；以及控制电路，该控制电路用于响应于时钟信号和地址信号经由第一预解码线，向第一字线驱动器输出第一预解码信号；中继器，该中继器被插入在控制电路与第一字线驱动器之间。
- 半导体存储器器件
- [发明专利]半导体器件-CN201510505825.3有效
-
冈垣健;涩谷宏治;薮内诚;津田信浩
-
瑞萨电子株式会社
-
2015-08-17
-
2021-01-26
-
H01L27/12
- 谋求具有FINFET的半导体器件的省面积化。分别通过2个局域互连部(LIC2)将n沟道型的FINFET(NFT)和p沟道型的FINFET(PFT)的漏极区域(Dp、Dn)从栅电极(GE)与其相邻的虚设栅极(DG)之间的Y栅格(YG2)引出到其相邻的Y栅格(YG3)。并且，用在Y栅格(YG3)沿X方向延伸的局域互连部(LIC1)将这些局域互连部(LIC2)之间连接。根据这样的单元布局，通过局域互连部(LIC1)的配置，虽然栅格数增加了一个，但能够缩短X方向的长度。结果，能够确保局域互连部(LIC1，LIC2)间的空间，并谋求单位单元的单元面积的缩小化。
- 半导体器件
- [发明专利]半导体器件以及驱动半导体器件的方法-CN202010201893.1在审
-
横山佳巧;薮内诚
-
瑞萨电子株式会社
-
2020-03-20
-
2020-10-30
-
G11C11/4063
- 本公开的实施例涉及半导体器件以及驱动半导体器件的方法，其目的是为具有大寄生电阻或大负载容量的布线提供能够提高在远离驱动器的位置处的布线的电压的升高或降低速度的技术。半导体器件包括：第一布线，具有第一部、第二部、在第一部和第二部之间提供的第三部；连接到第三部的多个存储器单元；具有栅极和连接到第二部的漏极的场效应晶体管以及与第一布线并联提供的第二布线。第一布线的第三部包括靠近第一部的第四部、靠近第二部的第五部、设置在第一部与第四部之间的第六部。多个存储器单元包括连接到第四部的第一存储器单元和连接到第五部的第二存储器单元。第二布线电连接在第六部与场效应晶体管的栅极之间。
- 半导体器件以及驱动方法
- [发明专利]半导体装置-CN201611201951.0有效
-
薮内诚
-
瑞萨电子株式会社
-
2012-09-12
-
2020-09-04
-
G11C11/419
- 本发明涉及半导体装置。提供了例如用于在写操作中控制与要写的SRAM存储单元耦接的存储单元电源线的电压电平的写辅助电路。写辅助电路响应于在写操作中使能的写辅助使能信号将存储单元电源线的电压电平降低到预定的电压电平。同时，写辅助电路根据写辅助脉冲信号的脉冲宽度来控制存储单元电源线的电压电平的降低速度。写辅助脉冲信号的脉冲宽度被定义为使得行的数量越大(或存储单元电源线的长度越长)，则脉冲宽度越大。
- 半导体装置
- [发明专利]半导体存储器件-CN201510131835.5有效
-
佐野聪明;柴田健;田中信二;薮内诚;前田德章
-
瑞萨电子株式会社
-
2015-03-24
-
2020-09-01
-
G11C11/413
- 本公开的各个实施例提供的半导体存储器件可以增加写入裕度并且抑制芯片面积的增加。该半导体存储器件包括：多个存储器单元，按矩阵布置；多个位线对，对应于存储器单元的每一列而布置；写入驱动器电路，其根据写入数据来将数据传输至所选列的位线对；以及写入辅助电路，其将在所选列的位线对中的在低电位侧上的位线驱动至负电压电平。该写入辅助电路包括：第一信号布线；第一驱动器电路，其根据控制信号来驱动第一信号布线；以及第二信号布线，其耦合至在低电位侧上的位线，并且基于与第一信号布线的接线间耦合电容、通过第一驱动器电路的驱动，来生成负电压。
- 半导体存储器件
|
