专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2858667个,建议您升级VIP下载更多相关专利
  • [发明专利]非易失性存储器件-CN201711104792.7有效
  • 吴星来;金镇浩;金东赫;丁寿男 - 爱思开海力士有限公司
  • 2017-11-10 - 2022-12-16 - H01L27/11553
  • 一种非易失性存储器件,该非易失性存储器件包括:在基板中形成并且沿着第一方向布置的多个区;包括形成在基板上方并且分别与多个区相对应的多个子块的存储块;以及设置在存储块上方并沿着第一方向延伸的多条位线。多个子块中的每个子块包括:在对应的区和多条位线之间沿着垂直方向形成的沟道,以及沿沟道堆叠在基板上方的多条字线、至少一条漏极选择线和至少一条防擦除线。在擦除操作中,擦除电压被施加到与所选块对应的区,并且防擦除电压被施加到包括在未选块中的防擦除线,可以防止将擦除电压传送到未选块。
  • 非易失性存储器
  • [实用新型]一种LED结构-CN202123217328.3有效
  • 刘慰华 - 无锡晶湛半导体有限公司
  • 2021-12-20 - 2022-07-29 - H01L33/06
  • 本实用新型公开了一种LED结构,包括衬底,以及在衬底上依次层叠设置的第一半导体、量子结构以及第二半导体,量子结构包括至少一量子,量子包括靠近衬底一侧的势阱、远离衬底一侧的势垒以及设置于势阱和势垒之间的应力调制结构;应力调制结构的设置一方面避免了势阱中的In元素分离逃逸,有效提高了势阱的晶体质量,另一方面应力调制结构与下方结构间存在内建应力,使得在外部施加电场的情况下有利于载在注入到应力调制结构下表面时实现二维扩展,进一步提高载在势阱中辐射复合的效率,从而提升LED结构的内量子效率。
  • 一种led结构
  • [发明专利]一种半导体激光器及其制备方法-CN202311189899.1在审
  • 郭丽彬;周大勇;杨慧永;祝曾伟;顾俊 - 材料科学姑苏实验室
  • 2023-09-15 - 2023-10-24 - H01S5/34
  • 制备方法包括:提供衬底;在衬底的一侧依次制备第一限制、第一波导、量子有源和第二波导;在第二波导背离量子有源的一侧依次制备多层限制,多层限制构成第二限制;其中,限制为p型掺杂,沿多层限制层层叠的方向,位于中间的限制的掺杂浓度大于位于两侧的限制的掺杂浓度;在第二限制背离第二波导的一侧制备接触。本发明中,对第二限制的生长工艺进行优化,既可保证掺杂离子在第二限制中的有效激活,满足第二限制低电阻率的要求,还可减少第二限制中杂质的引入,减少激光器的内部损耗,提升激光器性能。
  • 一种半导体激光器及其制备方法
  • [发明专利]半导体装置及其制造方法-CN201610003005.9有效
  • 洪培恒;马洛宜·库马;张雄世;李家豪;陈强伟 - 世界先进积体电路股份有限公司
  • 2016-01-04 - 2019-07-12 - H01L29/861
  • 本发明提供一种半导体装置及其制造方法,该半导体装置包括:埋藏氧化,设置于基板上;半导体,设置于埋藏氧化上;第一,设置于半导体中;第二和第三,分别接近于第一的相对两侧,且与第一分别相距第一距离和第二距离;一隔绝物,覆盖第一和第三;一多晶场板,设置于隔绝物上,且位于第一和第三之间的半导体上方;第一阳极掺杂区,设置于第二中;第二阳极掺杂区,设置于第二中;第三阳极掺杂区,设置于第二中,第二阳极掺杂区位于第三阳极掺杂区的正上方;第一阴极掺杂区,耦接至第三。通过实施本发明,可进一步抑制寄生双载结晶体管所产生闭锁效应,因而有效保护元件抑制漏电流。
  • 半导体装置及其制造方法
  • [发明专利]JFET器件的制造方法、JFET器件及其版图结构-CN201911255993.6有效
  • 蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2019-12-10 - 2023-08-18 - H01L21/335
  • 本申请公开了一种JFET器件的制造方法、JFET器件及其版图结构,该制造方法包括:提供一衬底;在衬底的第一预定区域和第二预定区域进行离子注入,形成深N型,该深N型在第二预定区域形成有至少两个子呈横向方向的梯度浓度;在第二预定区域形成场氧;在深N型内,的一侧形成P型;在第三预定区域和第四预定区域进行P型离子注入,分别形成第一P型重掺杂区和第二P型重掺杂区;在第五预定区域、第六预定区域和第七预定区域进行N本申请通过形成包括至少两个具有呈横向方向的梯度浓度的的深N型,能够在不设置PTOP的情况下实现了较高的电流密度。
  • jfet器件制造方法及其版图结构
  • [发明专利]多次可编程存储单元及存储装置-CN202010744694.5有效
  • 王炜槐;胡涛;陆阳 - 杰华特微电子股份有限公司
  • 2020-07-29 - 2022-10-25 - H01L27/11524
  • 本发明提出了一种多次可编程存储单元,包括:第一衬底;第一,配置于第一衬底上;第二,配置于第一上;第一电极区,配置于第二上;第二电极区,配置于第二上;第一栅极,配置于第二上,位于第一电极区、第二电极区之间;第三电极区,配置于第二上,包括第一电极区及与其相耦接的第二电极区,第一、第二电极区的导电类型不同;第二栅极,配置于第二上,位于第二电极区、第二电极区之间;第三,配置于第一上;第四电极区,配置于第三上,包括第三电极区及与其相耦接的第四电极区,第三、第四电极区的导电类型不同;以及第三栅极,配置于第三上,位于第三电极区、第四电极区之间,耦接于第一栅极。
  • 多次可编程存储单元装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top