“半导体表面层 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5140387个，建议您升级VIP下载更多相关专利

[发明专利]在外延层中形成的集成沟槽电容器-CN201980009489.X在审
发明人：贾骄;H·林;刘运龙;M·贾因 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-01-22 - 公布日： 2020-09-04 - 主分类号： H01L21/70 文献下载
摘要：一种沟槽电容器(150)包括在半导体衬底(102)上的至少一个外延半导体表面层(104a、104b)，该至少一个外延半导体表面层(104a、104b)具有的掺杂水平小于半导体衬底(102)的掺杂水平。穿过外延半导体表面层(104a、104b)的厚度的至少一半形成沟槽。外延半导体表面层(104a、104b)比沟槽的深度厚。至少一个电容器电介质层(110)衬于沟槽的表面。
外延形成集成沟槽电容器

[发明专利]具有场氧化物的深沟槽隔离-CN202211047285.5在审
发明人： A·阿里;拉伊尼·J·阿加尔瓦;S·J·阿德勒;E·C·戴维斯 -专利权人：德州仪器公司
申请日： 2022-08-29 - 公布日： 2023-03-03 - 主分类号： H01L21/762 文献下载
摘要：一种电子装置(100)包括：半导体衬底(102)，其包含第一导电性类型的多数载流子掺杂剂；半导体表面层(106)，其包含第二导电性类型的多数载流子掺杂剂；场氧化物(110)，其在所述半导体表面层(106所述隔离结构(120)包含：沟槽(123)，其延伸穿过所述半导体表面层(106)且到所述半导体衬底(102)及所述半导体衬底(102)的掩埋层(104)中的一者中；及多晶硅(124)，其包含所述第二导电性类型(N)的多数载流子掺杂剂，所述多晶硅(124)将所述沟槽(123)填充到所述半导体表面层(106)的侧(107)。
具有氧化物深沟隔离

[发明专利]半导体结构-CN200980118433.4无效
发明人： B-Y·阮;C·马聚尔 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2009-05-18 - 公布日： 2011-05-04 - 主分类号： H01L27/12 文献下载
摘要：在优选实施例中，本发明提供了半导体结构，其具有半导体支撑件、置于支撑件的一部分之上的绝缘层，以及置于该绝缘层之上的半导体表面层。电子器件可以形成在该表面层之中，也可以形成于该衬底的未被该绝缘层覆盖的半导体体区域的暴露部分中。本发明还提供了制造这种半导体结构的方法，首先从衬底开始，该衬底包括置于连续绝缘层之上的半导体表面层，该绝缘层和表面层均置于半导体支撑件之上，通过转换衬底的至少一个选定区域来形成该衬底的暴露的半导体体区域
半导体结构

[发明专利]一种光电阴极及其制备方法-CN201711272587.1在审
发明人：郝广辉;邵文生;张珂;于志强;高玉娟 -专利权人：中国电子科技集团公司第十二研究所
申请日： 2017-12-06 - 公布日： 2018-04-10 - 主分类号： H01J1/34 文献下载
摘要：本发明公开了一种光电阴极，包括衬底、形成在衬底上的p型AlN缓冲层、形成在p型AlN缓冲层上的p型AlxGa1‑xN发射层和形成在p型AlxGa1‑xN发射层上的窄禁带半导体表面层；其中，所述窄禁带半导体表面层的材料为室温下禁带宽度≤2.3eV的半导体材料，所述p型AlxGa1‑xN发射层中x的范围为0≤x＜1。本发明的光电阴极在p型AlxGa1‑xN发射层上生长窄禁带半导体表面层，窄禁带半导体表面层原子与p型AlxGa1‑xN发射层原子以共价键形式结合，有利于改善AlxGa1‑xN材料表面能带结构，降低光电阴极表面功函数，提高电子隧穿光电阴极表面的几率。
一种光电阴极及其制备方法

[发明专利]用于集体制造小体积高精度膜片和腔的方法-CN200780015242.6无效
发明人：若埃尔·科莱;斯特凡娜·尼古拉;克里斯蒂安·皮斯埃拉 -专利权人：电子微系统公司
申请日： 2007-04-26 - 公布日： 2009-05-13 - 主分类号： B81C1/00 文献下载
摘要：本发明涉及用于在晶片中集体制造具有给定厚度d的腔和/或膜片(24)的方法，该晶片是绝缘体上半导体层，在绝缘层上包括至少一个具有厚度d的半导体表面层，该绝缘层本身被支撑在衬底上，该方法包括：对具有厚度d的半导体表面层进行蚀刻，绝缘层形成阻止层，以在表面层中形成腔和/或膜片。
用于集体制造体积高精度膜片方法

[发明专利]具有金属壁的薄膜电阻器的集成电路-CN201980050140.0在审
发明人： Q·Z·洪;H·郭;B·J·蒂默;G·B·希恩 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-07-25 - 公布日： 2021-03-16 - 主分类号： H01L21/70 文献下载
摘要：一种集成电路(IC)(100)，其包括具有半导体表面层(102)的衬底，半导体表面层(102)具有用于实现至少一个电路功能的功能电路系统，并且在半导体表面层(102)上方的金属层(118)上具有层级间电介质
具有金属薄膜电阻器集成电路

[发明专利]半导体装置的制造方法以及半导体装置-CN201510257183.X有效
发明人：内山博幸;谷口隆文;矢之部秀隆 -专利权人：日立金属株式会社
申请日： 2015-05-19 - 公布日： 2018-04-13 - 主分类号： H01L21/34 文献下载
摘要：在对以锌为主要成分的氧化物半导体进行蚀刻加工时，氧化物半导体表面层被蚀刻，从而招致过大的侧面蚀刻。事先采用仅能选择性地蚀刻在氧化物半导体表面存在的氧化锌相的前处理液对氧化物半导体表面进行处理，由此抑制在光致抗蚀剂和氧化物半导体界面形成的空隙，从而抑制氧化物半导体蚀刻加工后的侧面蚀刻量。
半导体装置制造方法以及

[其他]半导体直接键合的表面处理方法-CN87105937无效
发明人：吕世骥;阮宝崧;郭跃华;蔡跃明;陆明莹 -专利权人：南京工学院
申请日： 1987-12-12 - 公布日： 1988-06-01 - 主分类号： H01L21/306 文献下载
摘要：用于半导体片直接键合的表面处理方法，采用等离子体表面处理，不仅可以增加半导体表面的OH浓度，而且可以增加表面层内原子活性。从而显著增大键合强度。本方法可以在半导体表面生长绝缘层的同时完成，操作方便，成本低，便于在批量生产中应用。
半导体直接表面处理方法

[其他]半导体直接键合的表面处理方法-CN101987000005937在审
发明人：吕世骥;阮宝崧;郭跃华;蔡跃明;陆明莹 -专利权人：南京工学院
申请日： 1987-12-12 - 公布日： 1989-04-12 - 主分类号：文献下载
摘要：用于半导体片直接键合的表面处理方法，采用等离子体表面处理，不仅可以增加半导体表面的ＯＨ浓度，而且可以增加表面层内原子活性，从而显著增大键合强度。本方法可以在半导体表面生长绝缘层的同时完成，操作方便，成本低，便于在批量生产中应用。
半导体直接表面处理方法

[发明专利]半导体直接键合的表面处理方法-CN87105937.1无效
发明人：吕世骥;阮宝崧;郭跃华;蔡跃明;陆明莹 -专利权人：南京工学院
申请日： 1987-12-12 - 公布日： 1989-04-12 - 主分类号： H01L21/306 文献下载
摘要：用于半导体片直接键合的表面处理方法，采用等离子体表面处理，不仅可以增加半导体表面的OH浓度，而且可以增加表面层内原子活性，从而显著增大键合强度。本方法可以在半导体表面生长绝缘层的同时完成，操作方便，成本低，便于在批量生产中应用。
半导体直接表面处理方法

[实用新型]一种光电阴极-CN201721675131.5有效
发明人：郝广辉;邵文生;张珂;于志强;高玉娟 -专利权人：中国电子科技集团公司第十二研究所
申请日： 2017-12-06 - 公布日： 2018-06-01 - 主分类号： H01J1/34 文献下载
摘要：AlN缓冲层、形成在p型AlN缓冲层上的p型Al_xGa_1‑xN发射层和形成在p型Al_xGa_1‑xN发射层上的窄禁带半导体表面层；其中，所述窄禁带半导体表面层的材料为室温下禁带宽度≤2.3eV的半导体材料，所述p型Al_xGa_1‑xN发射层中x的范围为0≤x＜1。本实用新型的光电阴极在p型Al_xGa_1‑xN发射层上生长窄禁带半导体表面层，窄禁带半导体表面层原子与p型Al_xGa_1‑_xN发射层原子以共价键形式结合，有利于改善Al_xGa_1‑xN材料表面能带结构，降低光电阴极表面功函数，提高电子隧穿光电阴极表面的几率。
发射层窄禁带半导体光电阴极表面层光电阴极表面本实用新型衬底半导体材料表面层原子材料表面能共价键形式电子隧穿带结构功函数禁带生长

[发明专利]用于沟槽栅极场效应晶体管的场板布置-CN202111091799.6在审
发明人：金成龙;T·E·格雷布斯;李孟家;杨虹;陈亚平 -专利权人：德州仪器公司
申请日： 2021-09-17 - 公布日： 2023-03-21 - 主分类号： H01L29/40 文献下载
摘要：一种沟槽栅极金属氧化物半导体MOSFET装置(100)包含具有被掺杂为第一导电性类型的半导体表面层(108)的衬底(109)。至少一个沟槽栅极MOSFET单元(105)位于所述半导体表面层中或其上方，且包含位于所述半导体表面层中被掺杂为第二导电性类型的主体区域(102)，及位于所述主体区域的顶部上被掺杂为所述第一导电性类型的源极区域沟槽从所述半导体表面层的顶部侧向下延伸，所述沟槽邻接所述主体区域且用介电材料(105c)来加衬。包含多晶硅的场板(105b)位于所述沟槽中，且栅极电极(105a)位于所述场板上方。
用于沟槽栅极场效应晶体管布置

[发明专利]具有深沟槽隔离岛的ESD保护器件-CN201911146637.0在审
发明人：陈在晨;A·A·萨尔曼;B·胡 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-11-21 - 公布日： 2020-05-29 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及具有深沟槽隔离岛的ESD保护器件，并公开一种电子器件(100)，其包括具有第二导电类型的衬底(105)，该衬底包括具有掩埋层(BL)的半导体表面层(115)，该掩埋层(BL)具有第一导电类型。均具有第一导电类型的第一掺杂区域(例如集电极)(117)和第二掺杂区域(例如发射极)(119)在半导体表面层中，其中具有第二导电类型的第三掺杂区域(例如基极)(118)在第二掺杂区域内，其中第一掺杂区域在第三掺杂区域下方并横向于第三掺杂区域延伸至少一排深沟槽(DT)隔离岛(1251‑12515)位于第一掺杂区域内，每个隔离岛都包括沿沟槽侧壁从半导体表面层延伸到BL的电介质衬垫，以及从半导体表面层延伸到BL的相关联的深掺杂区域(125a)。
具有深沟隔离 esd 保护器件

[发明专利]具有用于功率MOSFET的多晶硅场板的半导体器件-CN201880089547.X在审
发明人：陈亚平;H·杨;P·李;S·斯瑞达;Y·刘;R·刘 -专利权人：德克萨斯仪器股份有限公司
申请日： 2018-03-21 - 公布日： 2020-10-13 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件(100)包括衬底(102)，该衬底包括半导体表面层(102a)。场板(FP)(112)包括半导体表面层中的沟槽，该沟槽由位于功率金属氧化物半导体场效应晶体管(功率MOSFET)106的至少一个侧面上的单个多晶硅层(122)填充。功率MOSFET包括：漏极，其包括在半导体表面层中的垂直漂移区(110)下方的漏极触点(108)；以及在垂直漂移区上方的栅极(126)、基体(124)和源极(130)。
具有用于功率 mosfet 多晶硅场板半导体器件

[发明专利]具有基于沟槽的金属-绝缘体-金属电容器的IC-CN202080062936.0在审
发明人： M·M·伊萨;U·阿古尔拉姆;P·马哈灵音;E·W·金德;B·斯里尼瓦桑;B·E·古德林 -专利权人：德州仪器公司
申请日： 2020-09-08 - 公布日： 2022-04-12 - 主分类号： H01L21/77 文献下载
摘要：本公开提供一种集成电路(IC)(200)，其包含衬底(208)的半导体表面层(209)，所述半导体表面层(209)包含形成在所述半导体表面层中的连同金属‑绝缘体‑金属(MIM)电容器(220)一起配置的电路系统所述半导体表面层上的多层金属堆叠包含包括底部电容器板触点(240a)的底部板接触金属层(240)。第一层级间电介质(ILD)层(218)在所述底部板接触金属层上方。
具有基于沟槽金属绝缘体电容器 ic

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条