“H01L21/34”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果303个，建议您升级VIP下载更多相关专利

[发明专利]一种硒氧化铋二维垂直鳍(Fin)阵列及其晶圆级批量化制备方法-CN202210359418.6在审
发明人：彭海琳;谭聪伟 -专利权人：北京大学
申请日： 2022-04-07 - 公布日： 2023-10-24 - 主分类号： H01L21/34 文献下载
摘要：本发明公开了一种硒氧化铋二维垂直鳍(Fin)阵列及其晶圆级批量化制备方法。该方法，包括如下步骤：以LaAlO3(100),LaAlO3(110),和SrTiO3(110)单晶晶圆为基底，Bi2O3粉末、Bi2Se3块体和高纯氧气为原料进行化学气相沉积，沉积完毕后即得到所述二维Bi2O2Se垂直鳍阵列晶圆。该方法经济、简单易行，所得晶圆级二维Bi2O2Se垂直鳍阵具有广阔应用前景。
一种氧化二维垂直 fin 阵列及其晶圆级批量制备方法

[发明专利]半导体器件的制造方法-CN202310260264.X在审
发明人：渡壁创;津吹将志;佐佐木俊成;田丸尊也 -专利权人：株式会社日本显示器
申请日： 2023-03-17 - 公布日： 2023-10-17 - 主分类号： H01L21/34 文献下载
摘要：本发明涉及半导体器件的制造方法。本发明的课题在于实现高迁移率且可靠性高的半导体器件。本发明的解决方式在于，半导体器件的制造方法，其中，在基板上形成氧化物半导体层，在前述氧化物半导体层上形成栅极绝缘层，在前述栅极绝缘层上形成以铝为主成分的氧化金属层，在前述栅极绝缘层上形成有前述氧化金属层的状态下进行热处理，在前述热处理之后，将前述氧化金属层除去，在前述栅极绝缘层上形成栅电极。前述栅电极可以以与通过前述氧化金属层被除去而露出的前述栅极绝缘层相接的方式形成。
半导体器件制造方法

[发明专利]半导体器件的制造方法-CN202310259938.4在审
发明人：渡壁创;津吹将志;佐佐木俊成;田丸尊也 -专利权人：株式会社日本显示器
申请日： 2023-03-17 - 公布日： 2023-10-17 - 主分类号： H01L21/34 文献下载
摘要：本发明涉及半导体器件的制造方法。本发明的课题在于实现高迁移率且可靠性高的半导体器件。本发明的解决方式在于，半导体器件的制造方法中，在基板上形成以铝为主成分的第1氧化金属层，在前述第1氧化金属层上形成氧化物半导体层，在前述氧化物半导体层上形成栅极绝缘层，在前述栅极绝缘层上形成以铝为主成分的第2氧化金属层，在前述栅极绝缘层上形成有前述第2氧化金属层的状态下进行热处理，在前述热处理之后，将前述第2氧化金属层除去，在前述栅极绝缘层上形成栅电极。
半导体器件制造方法

[发明专利]非光敏型二极管及其制造方法、图像传感器-CN202311131162.4在审
发明人：陈梦晓;孔鹏飞;韩勋;杨青;梁业港;王贤迪 -专利权人：之江实验室
申请日： 2023-09-04 - 公布日： 2023-10-13 - 主分类号： H01L21/34 文献下载
摘要：本公开涉及非光敏型二极管及其制造方法、图像传感器。该用于制造非光敏型二极管的方法包括：形成堆叠于导电衬底的电子传输层，其中，导电衬底包括衬底和导电膜，衬底、导电膜及电子传输层依次堆叠；形成堆叠于电子传输层的碘化铅层，形成碘化铅层的步骤包括：通过匀胶工艺在电子传输层涂覆碘化铅前驱体溶液，碘化铅前驱体溶液的溶质浓度在0.5mol/L至1mol/L的范围，碘化铅前驱体溶液的溶质为纯度大于或等于99%的碘化铅；以及形成依次堆叠于碘化铅层的空穴传输层及电极层。该方法可用于制造具有高整流性能，并保证了对光照的不敏感性能的二极管。
光敏二极管及其制造方法图像传感器

[发明专利]一种折叠式立体结构MoS2-CN202310982407.8在审
发明人：杨振宇;刘祥凯;单福凯;郝丹丹;黄浩 -专利权人：青岛大学
申请日： 2023-08-04 - 公布日： 2023-09-29 - 主分类号： H01L21/34 文献下载
摘要：本发明涉及一种折叠式立体结构MoS2场效应晶体管制备方法，包括如下制备步骤：S1.衬底准备；S2.紫外光刻“凸”字形金属埋栅图形；S3.真空热蒸镀金属埋栅；S4.机械剥离MoS2薄膜；S5.MoS2薄膜分割；S6.电子束曝光源漏电极；S7.真空热蒸镀源漏电极。本发明采用非平面的折叠式立体“凸”字形埋栅结构，增加了垂直方向的有效沟道长度，从而抑制极小尺寸场效应晶体管的短沟道效应；配合金半接触埋栅架构，无需额外原子层沉积栅极绝缘电介质，保证了MoS2沟道界面质量，维持器件电学性能，提高金属栅极/MoS2肖特基界面质量，解决了沟道界面杂质散射造成的极小尺寸二维半导体场效应晶体管性能退化。
一种折叠式立体结构 mos base sub

[发明专利]半导体器件的制备方法、阵列基板以及显示面板-CN202311105008.X在审
发明人：李广圣;蒋雷;黄学勇;叶宁;宁和俊;朱成顺;谢俊烽 -专利权人：惠科股份有限公司
申请日： 2023-08-30 - 公布日： 2023-09-29 - 主分类号： H01L21/34 文献下载
摘要：本申请提供一种半导体器件的制备方法、阵列基板以及显示面板，半导体器件的制备方法包括在衬底基板上形成金属氧化物半导体层；在金属氧化物半导体层远离衬底基板的一侧形成第二绝缘介电层；还包括在第二绝缘介电层远离衬底基板的一侧形成金属氧化物隔绝层；其中，金属氧化物隔绝层与第二绝缘介电层远离衬底基板的表面接触，金属氧化物隔绝层中氧元素的浓度大于第二绝缘介电层中氧元素的浓度，第二绝缘介电层中氧元素的浓度大于金属氧化物半导体层中氧元素的浓度。该制备方法通过在第二绝缘介电层远离衬底基板的一侧形成金属氧化物隔绝层，可以有效提升半导体器件的稳定性。
半导体器件制备方法阵列以及显示面板

[发明专利]一种高非线性二维隧穿晶体管及其制备方法-CN202310815123.X在审
发明人：刘衍朋;王小钒;郭万林;王琴 -专利权人：南京航空航天大学
申请日： 2023-07-04 - 公布日： 2023-09-29 - 主分类号： H01L21/34 文献下载
摘要：本发明公开了一种高非线性二维隧穿晶体管及其制备方法，属于晶体管制造领域，本发明基于石墨烯/六方氮化硼/二硒化钨（Gr/hBN/WSe2）异质结构制备选通器，异质结Gr/hBN/WSe2置于SiO2/Si衬底上，底层为Gr，中间隧穿层为hBN，顶层为WSe2，以Gr表面电极作为源电极，WSe2表面电极作为漏电极；制备得到的晶体管展现出远超现有二维材料体系的高非线性指数，工作温度范围覆盖在从低温80 K到室温300 K的区间范围，非线性指数都超过103，并且同时具备优异的空气稳定性。
一种非线性二维晶体管及其制备方法

[发明专利]薄膜晶体管及其制备方法、阵列基板和显示面板-CN202180003703.8在审
发明人：黄杰;宁策;李正亮;胡合合;贺家煜;姚念琦;赵坤;李菲菲;雷利平 -专利权人：京东方科技集团股份有限公司
申请日： 2021-11-29 - 公布日： 2023-09-19 - 主分类号： H01L21/34 文献下载
摘要：薄膜晶体管及其制备方法、阵列基板和显示面板，薄膜晶体管，包括：基板(100)；以及设置在基板(100)上的栅极(101)、栅极绝缘层(102)、有源层、源极(105)和漏极(106)，有源层包括沿着垂直于基板(100)的方向依次设置的第一半导体层(103)和第二半导体层(104)，第二半导体层(104)设置在第一半导体层(103)的远离栅极(101)的一侧，以及第一半导体层(103)的第一材料的导带底与第二半导体层(104)的第二材料的导带底的差值的绝对值大于0.2eV，使得作为沟道层的第一半导体层(103)中的绝大部分载流子被阻挡而无法迁移至背沟道，进而无法被背沟道所俘获，提高了薄膜晶体管的稳定性。
薄膜晶体管及其制备方法阵列显示面板

[发明专利]Ga2-CN202110088120.1有效
发明人：佐佐木公平;东胁正高;黄文海 -专利权人：株式会社田村制作所
申请日： 2015-08-06 - 公布日： 2023-09-19 - 主分类号： H01L21/34 文献下载
摘要：提供一种Ga2O3系半导体元件，包含：高电阻β‑Ga2O3系单晶基板；以及形成在上述高电阻β‑Ga2O3系单晶基板的主面上的β‑Ga2O3系外延单晶层，上述β‑Ga2O3系外延单晶层包含：包含不到1×1015cm‑3的不希望的施主杂质和/或受主杂质的高电阻未掺杂β‑Ga2O3系单晶层；以及侧面和底面被上述高电阻未掺杂β‑Ga2O3系单晶层包围的第1n型沟道层和第2n型沟道层，上述高电阻未掺杂β‑Ga2O3系单晶层是使上述第1n型沟道层和上述第2n型沟道层电绝缘的元件分离区域。
ga base sub

[发明专利]一种背沟道蚀刻型的薄膜电晶体及其制作方法-CN202111034085.1有效
发明人：葛世民 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2021-09-03 - 公布日： 2023-09-05 - 主分类号： H01L21/34 文献下载
摘要：一种背沟道蚀刻型的薄膜电晶体(thin‑film transistor,TFT)及其制作方法，在蚀刻TFT之源极及漏级的过程中，通过使用含有氟元素的双氧水系铜酸作为蚀刻液，能够在蚀刻源极及漏极的同时去除背沟道处受损伤的氧化物半导体层，解决了传统TFT器件中氧化物半导体层损伤而导致器件电性稳定性差的问题，在完成蚀刻后，再通过具有氧元素的气体或是氟元素的气体对所述背沟道进行修复，填补了背沟道处因蚀刻而产生的过量的氧空位，进一步地增加了TFT器件的电性稳定性。
一种沟道蚀刻薄膜电晶体及其制作方法

[发明专利]一种突触晶体管器件及其制备方法-CN202310686683.X在审
发明人：吴振发 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-06-09 - 公布日： 2023-09-01 - 主分类号： H01L21/34 文献下载
摘要：本发明涉及半导体领域，公开了一种突触晶体管器件及其制备方法，包括：获得突触晶体管器件预制结构体；所述突触晶体管器件预制结构体包括衬底、位于所述衬底上表面的第一电极；采用沉积方式在所述突触晶体管器件预制结构体的上表面生长α相氧化钼薄膜，得到处理后预制结构体；在所述处理后预制结构体上制作电解质层；在所述电解质层上制作第二电极，得到突触晶体管器件。本发明α相氧化钼薄膜是通过沉积方式生长的，相较于剥离方式，沉积方式可以生长更大面积的α相氧化钼薄膜，可以实现突触晶体管器件的大面积集成。并且，沉积方式可以实现与半导体工艺兼容，有利于突触晶体管器件的实际应用。
一种突触晶体管器件及其制备方法

[发明专利]一种半导体结构及其制备方法-CN202310776144.5在审
发明人：徐汉东;金宰佑;薛兴坤;顾婷婷 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-27 - 公布日： 2023-09-01 - 主分类号： H01L21/34 文献下载
摘要：本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决当前存储器件的制作工艺复杂，接触电阻大的问题。该半导体结构的制备方法，其采用同一离子注入工艺，对沟道区两侧的第一氧化物半导体层以及第二氧化物半导体层进行离子注入，以形成源极、漏极和栅极层；再者，部分第一氧化物半导体层作为沟道区，部分第一氧化物半导体层作为源极及漏极。本申请实施例提供的制备方法中，源极、漏极以及栅极层同时形成，可简化制备工艺；以及，源极、漏极均采用氧化物半导体层制作，可降低源极、漏极与沟道区的接触电阻。
一种半导体结构及其制备方法

[发明专利]一种构建二维范德华多铁性异质结器件的方法-CN202310630703.1在审
发明人：齐云飞;王汉文;韩拯;刘健鹏 -专利权人：中国科学院金属研究所;上海科技大学
申请日： 2023-05-31 - 公布日： 2023-08-22 - 主分类号： H01L21/34 文献下载
摘要：本发明的目的是提供一种构建二维范德华多铁性异质结器件的方法，以及采用该方法设计的二维范德华多铁性异质结器件。该方法以二维层状铁电材料作为铁电绝缘层，以二维层状铁磁材料作为沟道材料，以二维层状绝缘材料作为封装层，以二维层状金属材料作为栅极层和接触电极层，利用二维层状铁电材料的铁电性及二维层状铁磁材料的铁磁性，基于二维层状材料无悬挂键的特点，实现具有多铁性的二维范德华异质结器件的构建。该方法工艺简单，可以摆脱传统三维块体多铁异质结外延生长所需的晶格匹配、高温等严苛条件，能够获得性能优异、稳定可控、具有多铁性的二维范德华异质结器件。
一种构建二维范德华多铁性异质结器件方法

[发明专利]一种二维过渡金属硫族化合物明、暗激子的调控方法-CN201911124277.4有效
发明人：杨伟煌;陈相硕;李华;王高峰;周昌杰 -专利权人：杭州电子科技大学
申请日： 2019-11-15 - 公布日： 2023-08-22 - 主分类号： H01L21/34 文献下载
摘要：本发明涉及一种基于二维单层过渡金属硫族化合物明、暗激子的调控方法，包括如下步骤：(1)采用化学气相沉积法在基底上生长二维单层过渡金属硫族化合物；(2)采用机械剥离法制备二维铁磁金属Cr2C；(3)通过对准转移平台，将二维铁磁金属，对准转移到二维单层过渡金属硫族化合物上，通过对准转移时的角度控制，制备得到不同堆垛方式的二维单层过渡金属硫族化合物－二维铁磁金属异质结构，以实现圆偏振光对二维单层过渡金属硫族化合物中明、暗激子的调控和选择。本发明可以通过二维铁磁金属材料Cr2C－二维单层过渡金属硫族化合物异质结的不同堆垛方式，实现圆偏振光对明、暗激子的调控和选择。
一种二维过渡金属化合物激子调控方法

[发明专利]基于二维材料存储时长可调的浮栅存储器及其制备工艺-CN202310413775.0在审
发明人：赵静;李春阳;张凡青;李忠燚;董立新 -专利权人：北京理工大学
申请日： 2023-04-18 - 公布日： 2023-08-01 - 主分类号： H01L21/34 文献下载
摘要：本发明公开了一种基于二维材料存储时长可调的浮栅存储器及其制备工艺，包括：P型掺杂硅衬底；氧化硅阻挡层，固定于P型掺杂硅衬底；若干组刻蚀所得石墨烯层，呈特定密度生长固定于氧化硅阻挡层；氧化铝种子层，对应蒸镀固定于若干组刻蚀所得石墨烯层；氧化铪隧穿层，固定于氧化铝种子层；单层二硫化钼沟道，固定于氧化铪隧穿层，且单层二硫化钼沟道固定有源漏电极。解决了由于现有浮栅存储器件通过调控其栅极脉冲电压大小或数量来实现存储时长切换而导致的在进行神经形态计算时，对浮栅存储器件的操作次数急剧增加，使得计算的功耗不断升高；同时，随着计算过程中器件读写次数的增加，其计算的可靠性也无法得到充分保证的问题。
基于二维材料存储可调存储器及其制备工艺

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 303 条