“低阻态”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2234387个，建议您升级VIP下载更多相关专利

[实用新型]一种集成双纵向沟道SOI LDMOS器件单元-CN201020692833.6无效
发明人：张海鹏;许生根;陈波;李浩 -专利权人：杭州电子科技大学
申请日： 2010-12-31 - 公布日： 2011-08-24 - 主分类号： H01L29/78 文献下载
摘要：本实用新型中隐埋氧化层将半导体基片分为半导体衬底和轻掺杂漂移区，轻掺杂漂移区两侧分别设置LDMOS的缓冲区和第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。在轻掺杂漂移区顶部设置有阱区和槽氧区，阱区内设置两个源极和欧姆接触区，槽氧区内嵌入第二低阻多晶硅栅。器件上部设置有三个场氧化层以及金属层。本实用新型在阱区与漂移区间引入浅槽栅，增加一条纵向导电沟道，提高了器件的跨导和通态电流，降低了通态电阻和通态压降，降低了通态功耗，改善了器件耐高温特性和耐压性能，提高了器件的可靠性。
一种集成纵向沟道 soi ldmos 器件单元

[发明专利]具有内场板结构与P型栅结合的耐压漂移区的半导体器件-CN201610796375.2在审
发明人：左义忠;张海宇;邢文超;于博伟 -专利权人：吉林华微电子股份有限公司
申请日： 2016-08-31 - 公布日： 2017-02-15 - 主分类号： H01L29/78 文献下载
摘要：具有内场板结构与P型栅相结合的耐压漂移区的半导体器件涉及半导体器件领域，解决了现有技术中半导体器件耐压低，工艺复杂和制作设备昂贵的问题，该半导体器件的耐压漂移区从下至上包括高掺杂浓度的低阻衬底层N++，低掺杂浓度的高阻层N‑，和较高掺杂浓度的低阻层N；在低阻层N上进行硅刻蚀形成沟槽或孔，沟槽或深度为到达或接近低掺杂浓度的高阻层N‑，在沟槽或孔内制作P栅和绝缘层；在绝缘层内制作电极。本发明结构及工艺简单，制造成本低。在内场板结构的沟槽或孔的底形成P型栅，结合内场板结构，实现器件的高耐压，降低了通态电阻或压降。以600V的VDMOSFET器件为例，采用该耐压漂移区，在同等芯片面积下，通态电阻可以降低20％以上。
具有内场板结结合耐压漂移半导体器件

[发明专利]刷新电路、方法、芯片及数据传输系统-CN201910647827.4有效
发明人：伍荣翔;李立松;方向明 -专利权人：重庆线易电子科技有限责任公司
申请日： 2019-07-17 - 公布日： 2023-04-28 - 主分类号： H03K19/0175 文献下载
摘要：本申请提供一种刷新电路、方法、芯片及数据传输系统，刷新电路包括：高阻态控制电路、上拉刷新电路、下拉刷新电路；高阻态控制电路的输入端用于接收目标输入信号；高阻态控制电路的输出端与上拉刷新电路连接；高阻态控制电路的输出端还与下拉刷新电路连接；高阻态控制电路的输出端还经过一隔离器件与外部接收器连接；其中，在目标输入信号的逻辑状态在预设时长内维持不变，且高阻态控制电路的输出为高阻态时，上拉刷新电路根据目标输入信号对高阻态控制电路的输出信号进行上拉，或，下拉刷新电路根据目标输入信号对高阻态控制电路的输出信号进行下拉，以得到刷新信号。
刷新电路方法芯片数据传输系统

[发明专利]阵列基板及其制备方法和显示装置-CN201710537516.3在审
发明人：赵远洋 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2017-07-04 - 公布日： 2017-11-14 - 主分类号： H01L27/12 文献下载
摘要：本发明提供了阵列基板及其制备方法和显示装置，该阵列基板包括阻变结构，所述阻变结构包括阴极，所述阴极与所述像素电极电连接；阳极，所述阳极与薄膜晶体管的漏极电连接；阻变层，所述阻变层设置于所述阴极和所述阳极之间，且与所述阴极和所述阳极电连接；其中，当阳极的电压高于所述阴极的电压时，所述阻变结构呈低阻态，当阳极的电压低于所述阴极的电压时，所述阻变结构呈高阻态。通过引入阻变结构，可以大大降低泄漏电流，进而提高了像素的保持能力，保证了画面的质量，同时也可改善Crosstalk、Flicker、Flicker Shift等不良。
阵列及其制备方法显示装置

[发明专利]一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法-CN201110032218.1有效
发明人：康晋锋;张飞飞;高滨;陈冰;陈沅沙;刘力锋;刘晓彦;韩汝琦 -专利权人：北京大学
申请日： 2011-01-28 - 公布日： 2012-08-01 - 主分类号： G11C11/56 文献下载
摘要：一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。
一种能够实现多进制加法计算器件方法

[发明专利]一种具有稳定阻变特性的材料及阻变存储器-CN200810105176.8无效
发明人：康晋锋;杨竞峰;刘力锋;孙兵;刘晓彦;王漪;韩汝琦;王阳元 -专利权人：北京大学
申请日： 2008-04-29 - 公布日： 2008-10-08 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种具有稳定阻变特性的材料以及阻变存储器，属于半导体非挥发性存储器技术领域。该阻变材料为掺入了银的二氧化硅薄膜或掺入了银的氮化硅薄膜。阻变材料的Ag粒子会朝着电极的方向运动并在电极处堆积。当堆积的银粒子将两端电极连通的时候，阻变层就由高阻态转向了低阻态。因此，本发明阻变材料以Ag粒子运动组合的方式形成导电通道，使阻变材料的电阻转变的稳定性大幅提升。
一种具有稳定特性材料存储器

[发明专利]阻变存储器、阻变元件及其制备方法-CN202010904835.5有效
发明人：刘宇;沈鼎瀛;康赐俊;邱泰玮;王丹云;单利军 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2020-09-01 - 公布日： 2023-09-19 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种阻变元件的制备方法，包括以下步骤：采用刻蚀工艺、沉积工艺和磨平工艺交叉进行，以制备所述底电极、所述阻变层和所述顶电极；在制备所述底电极和所述阻变层的过程中，采用侧墙工艺对所述底电极、所述阻变介质层和所述储氧层中的至少一个进行优化处理，以使所述底电极与所述阻变介质层之间的接触面积变小，和/或，所述阻变介质层与所述储氧层之间的接触面积变小。本发明的制备方法能够在阻变层中形成导电丝，从而通过导电丝的形成和断裂来实现低阻态和高阻态。本发明还公开了一种阻变元件以及具有其的阻变存储器。
存储器元件及其制备方法

[发明专利]一种OTS选通材料、OTS选通单元及其制备方法和存储器-CN202010225621.5有效
发明人：宋志棠;宋三年;薛媛;袁祯晖 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2020-03-26 - 公布日： 2023-03-21 - 主分类号： H10N70/20 文献下载
摘要：本发明所提供OTS材料在外部电场作用下，当电压达到阈值电压时，材料能够实现高阻态到低阻态的瞬时转换；当撤掉外部能量时，又能够立刻由低阻态转变为高阻态。基于所述OTS材料制备的OTS选通单元具有高热稳定性、高开关速度、大开启电流、高开关比、低阈值电压、高循环寿命等优点，可用于高密度与三维海量相变存储器的制造。
一种 ots 材料单元及其制备方法存储器

[发明专利]一种电极结构复用的阻变存储器及其制备方法-CN201910309479.X在审
发明人：魏凌;尹延锋;孙献文 -专利权人：河南大学
申请日： 2019-04-17 - 公布日： 2019-07-09 - 主分类号： H01L45/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法,该阻变存储器从上到下依次是多个上电极，热导率低的绝缘介质层，阻变层，多个下电极层；其中下电极层与阻变层为欧姆接触，绝缘介质薄膜的热击穿电压E_T1小于阻变层薄膜的热击穿电压E_T2，阻变层需要施加触发电压E_TC将阻变层材料的电阻开关功能触发,使阻变层位于高阻态或低阻值态，其中E_TC＜E_T2，未触发和疲劳时的阻变层为绝缘介质层，本发明得到很小的实际电极，降低了成本，优化了器件，在操作电流/电压大大减小的同时还使阻变存储器的性能参数更加集中，减小波动。该存储器结构解决了目前的当存储器电极下的阻变材料局部失效时，不能够再次利用该电极的问题。
阻变层阻变存储器绝缘介质层下电极层热击穿电极减小制备绝缘介质薄膜存储器电极存储器结构操作电流触发电压从上到下电极结构电阻开关功能触发欧姆接触实际电极性能参数再次利用阻变材料高阻态热导率触发复用薄膜疲劳施加优化

[发明专利]忆阻存储器-CN201110431432.4有效
发明人：陈广龙;陈昊瑜 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-12-21 - 公布日： 2013-06-26 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种忆阻存储器，其阻变存储介质层由钨氧化物和氮氧化钛叠加而成。本发明能提高器件的初始电阻和低阻态电阻，能降低器件的最大操作电流和功耗，为忆阻存储器的发展提供更宽阔的选择。
存储器

[发明专利]液晶显示器-CN98107327.1有效
发明人：荣谷哲也;雨宫隆久;铃木美登利 -专利权人：国际商业机器公司
申请日： 1998-04-24 - 公布日： 2004-08-04 - 主分类号： G09G3/18 文献下载
摘要：消除电源关断时的残留图像的液晶显示器包含栅线32、馈有低栅压Vgl的节点A、电荷储存装置36、连接在节点A和电荷储存装置36之间的P沟晶体管37、连接于晶体管37栅极的节点C、电压馈送装置38、降压装置39、以及用来响应变成低阻态的晶体管37而通过节点A将储存在电荷储存装置36中的电荷馈送到栅线32从而使有源开关元件31中的晶体管31a变成低阻态的控制装置33。
液晶显示器

[发明专利]一种热反馈机制换能元芯片的设计方法-CN202210578166.6在审
发明人：冯春阳;李慧;骆建军;任炜;陈建华;褚恩义 -专利权人：杭州电子科技大学
申请日： 2022-05-25 - 公布日： 2022-08-30 - 主分类号： H01L23/34 文献下载
摘要：制备衬底层；步骤S2：在衬底层上形成绝缘层；步骤S3：在绝缘层上设置换能元以及至少一个热敏电阻；步骤S4：换能元和热敏电阻之间形成并联电连接；步骤S5：单片集成为无极性的两端器件；其中，所述热敏电阻为热耦合式阻态开关，用于根据其感应温度呈现为高阻态或者低阻态，其高阻态阻值远大于所述换能元的阻值。
一种反馈机制换能元芯片设计方法

[发明专利]具有发光特性的电阻存储器件及其操作方法和应用-CN201110059937.2有效
发明人：张培健;赵宏武;潘新宇;孟洋;刘紫玉;李栋;孟庆宇;杨丽丽;梁学锦;陈东敏 -专利权人：中国科学院物理研究所
申请日： 2011-03-11 - 公布日： 2011-09-14 - 主分类号： H01L45/00 文献下载
摘要：本发明还提供一种根据本发明的电阻存储器件的操作方法，包括：在底电极和顶电极上施加电压，以将该器件的阻态设置为低阻态或高阻态；在不会使该器件的阻值翻转的电压范围内选择某一电压，且该电压能使该介质层发光；通过透明的底电极或顶电极引出介质层所发出的光；利用介质层发出的光的波长分布识别该器件的阻态。
具有发光特性电阻存储器件及其操作方法应用

[发明专利]一种基于硫化钨纳米片的阻变存储器及其制备方法-CN201811172693.7有效
发明人：闫小兵;秦翠亚;任德亮 -专利权人：河北大学
申请日： 2018-10-09 - 公布日： 2022-08-19 - 主分类号： H01L45/00 文献下载
摘要：本发明提供了一种基于硫化钨纳米片的阻变存储器及其制备方法，所述忆阻器的结构从下到上依次包括Pt衬底、在所述Pt衬底上形成的第一ZrO2阻变层、在所述第一ZrO2阻变层上形成的WS2纳米片介质层、在所述WS2纳米片介质层上形成的第二ZrO2阻变层以及在所述第二ZrO2阻变层上形成的Ag电极层。本发明提供的阻变存储器通过性能检测证明其具有良好的阻变特性，呈现出较为稳定的阻值变化，高电阻值和低电阻值之间相差较大，不容易造成误读，而且该WS2纳米片阻变存储器在高阻态和低阻态下的抗疲劳特性均比较优异
一种基于硫化纳米存储器及其制备方法

[发明专利]一种可在BJT和MOSFET之间相互转变的器件-CN201010103868.6有效
发明人：黄如;秦石强;唐粕人;张丽杰;蔡一茂 -专利权人：北京大学
申请日： 2010-01-29 - 公布日： 2011-08-03 - 主分类号： H01L29/12 文献下载
摘要：本发明公开了一种可在BJT和MOSFET之间相互转变的器件，包括MOSFET结构中的衬底、栅介质层、栅极、源区和漏区，其中源区的掺杂浓度比漏区高，栅介质层是由阻变材料构成的阻变介质层，当该阻变介质层为高阻态时该器件为MOSFET，低阻态时则转变为BJT，MOSFET的栅极、源区和漏区对应地分别变为BJT的基极、发射极和集电极。该器件的制作工艺简单，和主流平面CMOS工艺兼容，生产成本低，根据需要在栅极(或基极)与衬底之间施加一定的电压就可以使阻变介质层的电阻发生转变，从而实现BJT和MOSFET的互变，在存储器电路和逻辑电路方面有着很好的应用潜力
一种 bjt mosfet 之间相互转变器件