“厦门半导体工业技术研发有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果72个，建议您升级VIP下载更多相关专利

[发明专利]一种阻变式存储器-CN202310899900.3在审
发明人：康赐俊;沈鼎瀛;邱泰玮;李武新;严锦懋;陈安乔;程恩萍 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2023-07-20 - 公布日： 2023-10-24 - 主分类号： H10B63/00 文献下载
摘要：本公开提供一种阻变式存储器，包括：沿垂直方向由下而上依次层叠设置的底电极、阻变层和顶电极组成的阻变结构；全包覆所述阻变结构侧壁的保护层；包覆所述保护层侧壁的外围电极，所述外围电极用于在水平方向上向所述阻变层施加电场；与所述外围电极连接的金属导线；所述顶电极、底电极和所述外围电极分别连接不同的金属导线。通过单独控制外围电极，可向阻变层施加水平方向的电场，使得导电细丝的位置可控，防止了氧空位、氧离子在水平方向的散射，提升了器件的耐久性。
一种阻变式存储器

[发明专利]提升电路访问效率的方法及装置-CN202111198745.X有效
发明人：张涌 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2021-10-14 - 公布日： 2023-09-26 - 主分类号： G06F16/906 文献下载
摘要：本发明公开了一种提升电路访问效率的方法及装置，其中，该方法包括：对输入数据进行分类分析，以获得第一类数据和第二类数据；采用通道预设编码的方式将所述第一类数据传输至目标位置，并对所述第二类数据进行冷热判断；获取所述第二类数据中的热数据，并根据所述热数据确定对应的预先生成数据，以及将所述对应的预先生成数据传输至所述目标位置；由此，通过对输入数据进行分类处理，使不需要通过移位寄存器进行传递的数据可以跳过该数据移位环节，节省了数据访问的时间开销，从而提高电路的整体访问效率。
提升电路访问效率方法装置

[发明专利]阻变存储器、阻变元件及其制备方法-CN202010904835.5有效
发明人：刘宇;沈鼎瀛;康赐俊;邱泰玮;王丹云;单利军 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2020-09-01 - 公布日： 2023-09-19 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种阻变元件的制备方法，包括以下步骤：采用刻蚀工艺、沉积工艺和磨平工艺交叉进行，以制备所述底电极、所述阻变层和所述顶电极；在制备所述底电极和所述阻变层的过程中，采用侧墙工艺对所述底电极、所述阻变介质层和所述储氧层中的至少一个进行优化处理，以使所述底电极与所述阻变介质层之间的接触面积变小，和/或，所述阻变介质层与所述储氧层之间的接触面积变小。本发明的制备方法能够在阻变层中形成导电丝，从而通过导电丝的形成和断裂来实现低阻态和高阻态。本发明还公开了一种阻变元件以及具有其的阻变存储器。
存储器元件及其制备方法

[发明专利]一种可变电阻式存储器的初始化方法、装置及电子设备-CN202310781608.1在审
发明人：陈安乔;沈鼎瀛;邱泰玮;康赐俊;李武新;严锦懋;程恩萍 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2023-06-29 - 公布日： 2023-09-12 - 主分类号： G11C13/00 文献下载
摘要：本申请公开了一种可变电阻式存储器的初始化方法、装置及电子设备，该方法包括：向可变电阻式存储器中输入多个第一电压的脉冲，直至可变电阻式存储器中存储单元由高阻态突变至低阻态；向可变电阻式存储器中依次输入多个第二电压、多个第三电压…多个第N电压的脉冲，以分别使得可变存储器中存储单元的电阻值达到第二预设值、第三预设值…第N预设值；其中第一电压、第二电压、第三电压…第N电压的电压值逐渐较小；若已输入的第i电压的脉冲总数大于第二预设阈值，且电阻变化速率小于速率阈值，则对所述第i电压进行增大，向所述可变电阻式存储器中输入多个增大后的第i电压的脉冲，直至所述可变存储器中存储单元的电阻值达到第i预设值。
一种可变电阻存储器初始化方法装置电子设备

[发明专利]一种半导体集成电路器件及其制造方法-CN202011171637.9有效
发明人：刘宇;沈鼎瀛;康赐俊;邱泰玮;王丹云;单利军 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2020-10-28 - 公布日： 2023-09-12 - 主分类号： H10B63/00 文献下载
摘要：本发明公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括：第一电极，具有凸起的块状结构；阻变层，覆盖在所述块状结构的上表面和侧表面；储氧层，覆盖在所述阻变层的上表面和侧表面，其中，所述储氧层在与所述块状结构的上拐角处的厚度比其他位置处的厚度厚；第二电极，覆盖在所述储氧层的上表面和侧表面。由于块状结构在其上拐角处的电场分布更加集中，且这一位置处的储氧层较厚，更易于生成导电细丝。如此，可将导电细丝的形成位置控制在这一区域内，并在该半导体集成电路器件制造过程中避免了对阻变层的侧壁造成损伤的工艺，还进一步改进了导电细丝形成的稳定性。
一种半导体集成电路器件及其制造方法

[发明专利]一种存储器阵列-CN202310674550.0在审
发明人：刘美冬;陈昱煌;陈瑞隆;黄天辉 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2023-06-08 - 公布日： 2023-09-05 - 主分类号： G11C5/02 文献下载
摘要：本公开提供了一种存储器阵列，其特征在于，所述存储器阵列包括至少一个主阵列和至少一个伪阵列：所述主阵列与伪阵列相邻设置；所述伪阵列的至少一个阻变存储单元与相邻的主阵列的阻变存储单元共用同一位线；所述伪阵列的至少一个阻变存储单元的尺寸大于相邻的主阵列的阻变存储单元的尺寸；由于阻变存储单元尺寸越大对应的成型电压越低，更容易从高阻态转换为低阻态，而相邻的两个阻变存储单元中，其中一个为低阻态的情况下，另一个不可能为高阻态，如此，可以使主阵列的阻变存储单元初始态为高阻态，提升存储器阵列的良率。
一种存储器阵列

[发明专利]一种RRAM器件及形成RRAM器件的方法-CN202010358958.3有效
发明人：刘宇;沈鼎瀛;康赐俊;邱泰玮;王丹云 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2020-04-29 - 公布日： 2023-08-22 - 主分类号： H10B63/00 文献下载
摘要：本发明公开一种RRAM器件及形成RRAM器件的方法。RRAM器件包括：下金属互联层，被超低介电常数材料围绕；底部电极，设置在所述下金属互联层上方并被PEOX层围绕；金属蓄氧层，覆盖所述底部电极；绝缘层，设置在所述金属蓄氧层上方，其中，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；阻变层，设置在所述金属蓄氧层的侧边并覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；顶部电极，覆盖所述阻变层；上通孔，设置在所述顶部电极上方。
一种 rram 器件形成方法

[发明专利]基于RRAM器件的神经网络阵列电路及其设计方法-CN202211308763.3有效
发明人：施正;张涌;潘天龙 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-10-25 - 公布日： 2023-06-30 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及半导体技术领域，具体涉及一种基于RRAM器件的神经网络阵列电路及其设计方法，所述方法包括：根据神经网络模型在阵列电路M*N中确定神经网络阵列m*n，并根据神经网络模型的节点权重对神经网络阵列m*n进行配置；通过所配置的神经网络阵列m*n对预设数据进行处理，得到数据处理结果；将数据处理结果与通过神经网络模型得到的模拟数据处理结果进行误差分析，得到神经网络阵列m*n的误差指数；根据误差指数确定阵列电路中(M‑m)*n阵列的权重值，并根据权重值对阵列电路进行配置。所述方法通过调节电路阵列对神经网络阵列进行反向调节，能够对神经网络阵列中器件特性导致的结果误差进行补偿调整，有效提高神经网络计算的准确率。
基于 rram 器件神经网络阵列电路及其设计方法

[发明专利]一种半导体集成电路器件及其制造方法-CN202211421441.X在审
发明人：康赐俊;沈鼎瀛;邱泰玮;李武新 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-11-14 - 公布日： 2023-04-04 - 主分类号： H10N70/20 文献下载
摘要：本申请公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件通过刻蚀控制第一电极的轮廓使得第一电极的厚度递增或递减，从而可通过施加不同的电压，在第一电极和第二电极之间的阻变层中，有序地形成导电丝，实现线性或特定的阻变特性，进而应用于存算一体(CIM)或神经网络计算等更广泛的场景中。
一种半导体集成电路器件及其制造方法

[发明专利]一种半导体器件及其制造方法-CN202211638595.4在审
发明人：李武新;邱泰玮;沈鼎瀛 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-12-20 - 公布日： 2023-03-31 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，衬底中具有多个第一通孔，第一通孔的第一面位于衬底的下表面，用于连接第一金属层，通孔的第二面位于衬底的上表面，器件包括：第一介电层，覆盖于衬底上表面；竖直孔洞，位于第一介电层中，与第一通孔一一对应，且垂直于第一通孔的第二面；底电极，覆盖在竖直孔洞底部和侧壁；阻变层，覆盖在竖直孔洞的底电极上，以及覆盖在第一介电层的上表面；抓氧层，填充竖直孔洞，并覆盖阻变层；顶电极，覆盖抓氧层。可以通过调节竖直孔洞的深度来调节阻变结构的大小。
一种半导体器件及其制造方法

[发明专利]一种半导体器件及其制造方法-CN202211578841.1在审
发明人：李武新;邱泰玮;沈鼎瀛;严锦懋;康赐俊 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-12-07 - 公布日： 2023-03-28 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，鳍片垂直于衬底的上表面，阻变结构位于鳍片的侧壁，由底电极的垂直部分、阻变层的垂直部分和顶电极的垂直部分组成，阻变区域即为底电极的垂直部分和顶电极的垂直部分重合的区域。该阻变区域的大小是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可。因此，基于鳍片的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。
一种半导体器件及其制造方法

[发明专利]存算转换电路及阻变存储器-CN202210836959.3在审
发明人：张涌;曹国忠;潘天龙 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-07-15 - 公布日： 2023-03-10 - 主分类号： G11C5/10 文献下载
摘要：本发明公开了一种存算转换电路，包括移位加法单元、电容阵列单元、比较单元和SAR控制逻辑单元，通过移位加法单元对输入的模拟信号进行移位加权相加处理，以得到处理后的第一电压信号；容阵列单元对外部输入的参考电压信号进行处理，以得到处理后的第二电压信号；比较单元的第一输入端与移位加法单元的输出端相连接，比较单元的第二输入端与电容阵列单元的输出端相连接，以便对第一电压信号和第二电压信号进行比较，以输出比较结果；SAR控制逻辑单元的输入端与比较单元的输出端相连接，以便根据比较结果输出数字信号；由此，通过模拟电路实现移位相加功能，可以减小传统数字移位加法器造成的延迟及面积开销，从而提高转换效率。
转换电路存储器

[发明专利]一种半导体器件及其制造方法-CN202211648266.8在审
发明人：邱泰玮;李武新;沈鼎瀛 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-12-21 - 公布日： 2023-03-07 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，包括：在金属衬底的存储区域依次沉积第一阻挡层和第一介电层；在存储区域的第一阻挡层和第一介电层中刻蚀出第一通孔，在第一通孔中沉积下电极，进行平坦化处理以使下电极的上表面和第一介电层的上表面平齐；在存储区域的第一介电层和下电极的表面依次沉积阻变层和第二阻挡层；在存储区域的第二阻挡层上沉积第二介电层；在存储区域的阻变层之上的各层中刻蚀出连通的第二通孔和线槽，所述第二通孔的底部与所述阻变层连通，所述第二通孔的顶部与所述线槽连通；在所述第二通孔和线槽中依次沉积抓氧层和上电极后填充金属导线。可以避免现有堆叠式阻变结构轮廓易变形、金属导线桥接等问题。
一种半导体器件及其制造方法

[发明专利]基于RRAM器件的存算一体电路及存算一体数据处理方法-CN202211500817.6在审
发明人：黄天辉;陈瑞隆;尹家宇;苏文杰 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-11-28 - 公布日： 2023-03-07 - 主分类号： G11C13/00 文献下载
摘要：本发明涉及数据处理领域，具体涉及一种基于RRAM器件的存算一体电路及存算一体数据处理方法，所述基于RRAM器件的存算一体电路包括多个级联的存算一体单元，所述存算一体单元包括：RRAM存储阵列，用于对多个仿真电压信号进行仿真运算，得到模拟电流信号；积分器，与所述RRAM存储阵列连接，用于对所述模拟电流信号进行积分处理并输出为电压信号；电压缓冲电路模块，与所述积分器连接，用于接收所述积分器发送的电压信号并将其传输至下一级存算一体单元的RRAM存储阵列或输出至模数转换器。所述电路通过在各级存算一体单元中设置电压缓冲电路模块，能够避免数据处理中过多的模数转换导致量化误差大的问题，提高神经网络电路的准确度。
基于 rram 器件一体电路数据处理方法

[发明专利]一种半导体集成电路器件及其制造方法-CN202211500818.0在审
发明人：康赐俊;沈鼎瀛;邱泰玮;李武新 -专利权人： 厦门半导体工业技术研发有限公司
申请日： 2022-11-28 - 公布日： 2023-03-07 - 主分类号： H10B63/00 文献下载
摘要：本申请公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件通过在进行形成侧壁层的刻蚀时，控制刻蚀次数和每次刻蚀的深度，使得侧壁层在确保覆盖住阻变层的基础上，尽量使侧壁层顶部低于所述上电极的顶部和/或使所述侧壁层的底部高于所述下电极的底部，形成优化的结构。当侧壁层顶部低于所述上电极的顶部时，可形成上宽下窄的沉积空间，减少沉积介电层时所形成的孔洞；当侧壁层的底部高于所述下电极的底部时，下电极可形成上窄下宽的结构，能更好地支持阻变层和上电极，使得整个元件的结构更为稳定。如此，使得半导体集成电路器件更容易满足微缩化需求，质量更佳。
一种半导体集成电路器件及其制造方法

1
2
3
4
5
下一页»
尾页
共 72 条