“伪栅电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果620213个，建议您升级VIP下载更多相关专利

[发明专利]两步伪栅极形成-CN201710012907.3有效
发明人：江国诚;潘冠廷;王志豪;梁英强;卡洛斯·H·迪亚兹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-01-09 - 公布日： 2020-01-14 - 主分类号： H01L21/336 文献下载
摘要：形成伪栅电极以覆盖半导体鳍的中间部分，且半导体鳍的端部未被伪栅电极覆盖。伪栅电极包括伪栅电极下部和包括多晶硅的伪栅电极上部位于伪栅电极下部的上方。伪栅电极下部和伪栅电极上部由不同的材料形成。源极/漏极区在伪栅电极的相对两侧上形成。伪栅电极被替代栅电极替换。本发明实施例涉及两步伪栅极形成。
两步伪栅极形成

[发明专利]半导体器件及其制造方法-CN201610879028.6有效
发明人：金局泰;孙豪成;申东石;沈铉准;李周利;张星旭 -专利权人：三星电子株式会社
申请日： 2016-10-08 - 公布日： 2021-06-08 - 主分类号： H01L21/336 文献下载
摘要：可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。
半导体器件及其制造方法

[发明专利]半导体器件的制造方法-CN202210451008.4在审
发明人：毕诗伟;廖汉文;颜桓佑;陈彦羽;林群智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-10 - 公布日： 2022-07-22 - 主分类号： H01L21/8238 文献下载
摘要：本发明的实施例提供了一种制造半导体器件的方法，包括：在栅介电层上形成伪栅电极层；在所述伪栅电极层上方形成图案化的掩模层；以所述图案化的掩模层为掩模，将所述伪栅电极层图案化为多个图案化的伪栅电极，所述图案化的伪栅电极彼此间隔，使得每个图案化的伪栅电极在横截面图中具有顶宽且底窄的轮廓，其中，所述图案化包括以越来越强的横向蚀刻特性蚀刻所述伪栅电极层；在所述图案化的伪栅电极的侧壁上形成栅极间隔件；以及用含金属的栅电极代替所述图案化的伪栅电极
半导体器件制造方法

[发明专利]半导体器件的形成方法-CN201610744155.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-26 - 公布日： 2020-11-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，所述隔离结构覆盖鳍部部分侧壁；在所述隔离结构上和鳍部的表面形成前驱层；氧化所述前驱层，形成伪栅介质材料层；在伪栅介质材料层上形成伪栅电极材料层；图形化伪栅电极材料层和伪栅介质材料层，形成伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅介质层位于隔离结构的表面、覆盖部分鳍部的顶部表面和侧壁表面；在隔离结构和鳍部上形成覆盖伪栅介质层和伪栅电极层的侧壁的层间介质层；去除伪栅电极层和伪栅介质层。
半导体器件形成方法

[发明专利]制造半导体器件的方法-CN201810194182.9有效
发明人：佃荣次;片山弘造;园田贤一郎;国清辰也 -专利权人：瑞萨电子株式会社
申请日： 2014-01-24 - 公布日： 2022-08-23 - 主分类号： H01L21/283 文献下载
摘要：本发明涉及一种制造半导体器件的方法，包括：(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极，经第二绝缘膜在半导体衬底上方形成第二伪栅电极，在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极，第二伪栅电极经第四绝缘膜与第一伪栅电极相邻，第二伪栅电极的高度大于第三伪栅电极的高度；(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠；(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露；(d)去除第一至第三伪栅电极；以及(e)在第一至第三开口部中填充含金属的膜，第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。
制造半导体器件方法

[发明专利]半导体器件及其形成方法-CN201810662759.4在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-25 - 公布日： 2019-12-31 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有伪栅介质膜；在所述伪栅介质膜上形成伪栅极结构，所述伪栅极结构包括伪栅电极层和位于伪栅电极层侧壁的牺牲侧墙；去除所述伪栅极结构两侧的部分伪栅介质膜，直至暴露出衬底表面，在伪栅极结构底部形成伪栅介质层；在形成所述伪栅介质层之后，去除所述牺牲侧墙；在去除所述牺牲侧墙之后，在所述伪栅电极层侧壁和伪栅介质层侧壁形成侧墙结构；在所述伪电极层和侧墙结构两侧的衬底内形成开口
伪栅极结构伪栅电极层伪栅介质层牺牲侧墙介质膜侧壁衬底伪栅去除半导体器件侧墙结构衬底表面伪电极开口暴露

[发明专利]MOS晶体管的形成方法-CN201010559824.4有效
发明人：三重野文健;洪中山 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-11-25 - 公布日： 2012-05-30 - 主分类号： H01L21/336 文献下载
摘要：一种MOS晶体管的形成方法，包括：提供半导体基底，所述半导体基底上依次形成有栅介质层和伪栅电极；刻蚀所述伪栅电极，至剩余的伪栅电极的厚度为预设厚度；对所述栅介质层进行离子注入，注入离子为金属离子；去除所述剩余的伪栅电极，在所述栅介质层上形成栅电极。本发明降低了MOS晶体管的栅电极与源区和漏区之间的寄生电容，改善了器件性能。
mos 晶体管形成方法

[发明专利]半导体结构的制造方法-CN201510749620.X有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-11-05 - 公布日： 2019-11-01 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的制造方法，包括：形成包括核心区和周边区的衬底、凸出于核心区衬底的第一鳍部和凸出于周边区衬底的第二鳍部；在核心区形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层的，在周边区形成第二伪栅结构，包括第二栅氧化层和第二伪栅电极层的；去除第一伪栅电极层后，对第一鳍部进行调整阈值电压离子注入工艺；去除第二伪栅电极层；在核心区形成第一栅极结构，在周边区形成第二栅极结构。本发明在形成伪栅氧化层后对第一鳍部进行调整阈值电压离子注入工艺，再去除第二伪栅电极层，避免形成伪栅氧化层的热氧化工艺引起注入离子流失以及离子注入工艺中的去除图形层工艺对第二栅氧化层的损耗，从而保证了器件电学性能的稳定性
半导体结构制造方法

[发明专利]形成FinFET器件的机制-CN201410308658.9有效
发明人：张哲诚;陈建颖;林志忠;林志翰;张永融 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-06-30 - 公布日： 2018-01-26 - 主分类号： H01L21/336 文献下载
摘要：该半导体器件还包括分别横跨在第一鳍和第二鳍上方的第一栅电极和第二栅电极。此外，该半导体器件包括位于第一鳍和第一栅电极之间以及位于第二鳍和第二栅电极之间的栅极介电层。而且，该半导体器件包括位于衬底上方的伪栅电极，并且伪栅电极位于第一栅电极和第二栅电极之间。伪栅电极的上部宽于伪栅电极的下部。
形成 finfet 器件机制

[发明专利]半导体结构和CMOS晶体管的形成方法-CN201510870357.X有效
发明人：张海洋;张城龙;纪世良 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-01 - 公布日： 2019-11-05 - 主分类号： H01L21/28 文献下载
摘要：所述半导体结构的形成方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括栅介质层、伪栅电极和侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层。
半导体结构 cmos 晶体管形成方法

[实用新型]晶圆的测试结构-CN202220300478.6有效
发明人：于江勇;张小麟;代佳;张欣慰;周源;罗胡瑞 -专利权人：北京燕东微电子科技有限公司
申请日： 2022-02-15 - 公布日： 2022-06-10 - 主分类号： H01L23/544 文献下载
摘要：本公开提供了一种晶圆的测试结构，包括位于半导体层表面的第一绝缘层；位于第一绝缘层表面的第一伪栅和第二伪栅，第一伪栅与第二伪栅沿第一方向间隔设置并沿第二方向延伸，构成待测电容的两个极板，第一方向、第二方向以及半导体层的厚度方向彼此垂直；位于半导体层上方的第一伪侧墙和第二伪侧墙，第一伪侧墙位于第一伪栅的外围，第二伪侧墙位于第二伪栅的外围，位于第一伪栅与第二伪栅之间的第一伪侧墙与第二伪侧墙构成待测电容的部分介质；第一测试电极和第二测试电极，第一伪栅电连接至第一测试电极，第二伪栅电连接至第二测试电极。该测试结构根据电学测试结果获得伪侧墙的宽度，进而监控半导体器件中侧墙的宽度，提高测试的效率与准确率。
测试结构

[发明专利]半导体器件的形成方法-CN201510881899.7有效
发明人：李凤莲;倪景华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-03 - 公布日： 2019-09-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供基底，所述基底上具有伪栅电极、覆盖所述伪栅电极侧壁的层间介质层，所述层间介质层的顶部表面与所述伪栅电极的顶部表面齐平；采用选择性原子层沉积工艺形成覆盖所述层间介质层顶部表面的牺牲层；以所述牺牲层为掩膜去除伪栅电极，形成开口；在所述牺牲层表面和所述开口中形成金属栅电极；平坦化所述金属栅电极和牺牲层，使所述金属栅电极的顶部表面和层间介质层的顶部表面齐平。所述半导体器件的形成方法能够控制金属栅电极的高度。
半导体器件形成方法

[发明专利]半导体结构的制造方法-CN201510923234.8有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-11 - 公布日： 2020-03-10 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的制造方法，包括：形成包括第一区域和第二区域的衬底、凸出于第一区域衬底的第一鳍部和凸出于第二区域衬底的第二鳍部；在第一鳍部形成第一伪栅结构，包括栅氧化层和第一伪栅电极层，在第二鳍部形成第二伪栅结构，包括伪栅氧化层和第二伪栅电极层；去除第一伪栅电极层和第二伪栅电极层后对栅氧化层和伪栅氧化层进行第一退火工艺；对栅氧化层和伪栅氧化层进行掺氮工艺及第二退火工艺；分别在第一鳍部、第二鳍部表面形成第一栅极结构和第二栅极结构本发明先对栅氧化层进行第一退火工艺，再对栅氧化层进行掺氮工艺，避免被氮化的部分所述栅氧化层因所述第一退火工艺再次被氧化，进而提高半导体器件的电学性。
半导体结构制造方法

[发明专利]鳍式场效应晶体管的形成方法-CN201610130606.6有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-03-08 - 公布日： 2020-05-08 - 主分类号： H01L21/336 文献下载
摘要：一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；形成横跨所述鳍部的伪栅介质层和位于所述伪栅介质层表面的伪栅电极；在所述半导体衬底和鳍部上形成覆盖所述伪栅介质层和伪栅电极的侧壁的层间介质层；去除所述伪栅电极，形成开口；形成所述开口后，依次进行紫外线固化处理和氟气氛退火处理。
场效应晶体管形成方法

[发明专利]半导体结构的制造方法-CN201510923214.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-11 - 公布日： 2019-12-03 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的制造方法，包括：形成包括第一区域和第二区域的衬底；在衬底上形成图形化的硬掩膜层；在第一区域形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在第二区域形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；去除第一伪栅结构顶部的硬掩膜层和第一伪栅结构；在第一鳍部表面形成第一栅氧化层；去除第二伪栅结构顶部的硬掩膜层和第二伪栅结构；分别在第一区域、第二区域形成第一栅极结构和第二栅极结构。本发明采用硬掩膜层保护第二伪栅结构，避免第二伪栅电极层因形成第一栅氧化层的氧化工艺而被氧化形成氧化层，从而避免去除氧化层的工艺对介质层造成损耗，进而提高半导体器件的电学性能。
半导体结构制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条