[发明专利]差分对电路及其信号传输方法、显示面板在审
| 申请号： | 202310608814.2 | 申请日： | 2023-05-25 |
| 公开（公告）号： | CN116614123A | 公开（公告）日： | 2023-08-18 |
| 发明（设计）人： | 周满城;谢俊烽 | 申请（专利权）人： | 惠科股份有限公司 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003;H03K19/082;G09G3/20 |
| 代理公司： | 北京华夏泰和知识产权代理有限公司 11662 | 代理人： | 刘敏 |
| 地址： | 518108 广东省深圳市宝安区石岩街道石龙社区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种差分对电路及其信号传输方法、显示面板，其中，该差分电路：信号发送电路，与信号发送电路连接的信号接收电路，信号发送电路包括第一差分电路、第二差分电路、第一三极管、第二三极管、第三三极管和第四三极管；第一三极管与第二三极管的集电极并联之后与第一差分电路连接，第一三极管的发射极的VDD不等于第二三极管的发射极的VDD；第三三极管与第四三极管的集电极并联之后与第二差分电路连接，第二三极管的发射极的VSS不等于第四三极管的发射极的VSS。通过本申请的差分电路，能够使得同一电压波形的持续时间变短，进而能量积累变弱，降低了EMI。 | ||
| 搜索关键词： | 电路 及其 信号 传输 方法 显示 面板 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司，未经惠科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310608814.2/，转载请声明来源钻瓜专利网。
- 上一篇：基于自合成的图像生成方法和系统
- 下一篇：可变精密浮点加法器和减法器
- 同类专利
- 一种防输出倒灌装置及其控制方法-202310906619.8
- 管锐 - 江苏帝奥微电子股份有限公司
- 2023-07-24 - 2023-10-27 - H03K19/003
- 本发明公开了一种防输出倒灌装置及其控制方法，包含芯片电源、第一P型MOS管、第二P型MOS管、输出控制模块、P型功率管驱动级、N型功率管驱动级、第三P型MOS管、第一N型MOS管和其他芯片或系统输出模块。本发明提供了一种全新结构的芯片防输出倒灌装置及其控制方法，通过N井电位选择电路选择芯片电源和输出信号PAD之间更高的电位，从而防止发生通过Body的漏电，而且本发明大大降低了P型MOS管所需要的尺寸，与现有技术相比，P型MOS管的总面积可以降低75%。
- 基于晶体管的PUF设备-202010149641.9
- J·E·D·赫维茨 - 亚德诺半导体国际无限责任公司
- 2020-03-06 - 2023-10-27 - H03K19/003
- 本公开涉及基于晶体管的PUF设备。本公开涉及用于生成持久性随机数的PUF设备和方法。生成的数是随机的，因为每个特定的PUF设备实例都应生成与所有其他PUF设备的实例随机不同的数，并且是持久的，因为每个PUF设备的特定实例都应在可接受的误差纠正公差内重复生成相同的数。通过选择一个或多个PUF单元(每个均包括设计相同的匹配的晶体管对)并比较该对的导通特性(例如，导通阈值电压或栅‑源电压)来确定持久性随机数。每个选定的晶体管对的导通特性差异是由晶体管之间的随机制造差异引起的。这会导致PUF设备的每个不同实例之间的随机性，并且随着时间的推移应该相对稳定以提供所生成数的持久性。
- 信号毛刺处理电路、芯片及电子设备-202320111277.6
- 李星玮;李向阳 - 合肥市芯海电子科技有限公司
- 2023-01-17 - 2023-10-27 - H03K19/003
- 本申请提出一种信号毛刺处理电路、芯片及电子设备，该信号毛刺处理电路包括：第一锁存器，所述第一锁存器的输入端用于接收第一使能信号，所述第一锁存器的控制端用于接收数字时钟信号，所述第一锁存器的输出端输出第二使能信号；第二锁存器，所述第二锁存器的控制端与所述第一锁存器的输出端连接，以接收所述第二使能信号，所述第二锁存器的输入端用于接收模拟时钟信号；以及逻辑单元，所述逻辑单元的输入端与所述第二锁存器的输出端连接，所述逻辑单元的输出端输出所述数字时钟信号。本申请通过对模拟时钟信号中的毛刺进行处理，以在逻辑单元的输出端输出无毛刺的数字时钟信号，以使得目标电路接收到该无毛刺的数字时钟信号后正常工作。
- 一种提高寄生电容补偿效率的触摸检测电路-202310954998.8
- 丁晓明 - 西安中颖电子有限公司
- 2023-07-31 - 2023-10-24 - H03K19/003
- 一种提高寄生电容补偿效率的触摸检测电路，包括：开关K1～K9、补偿电容Cj、采样电容Cs、运算放大器OP、模数转换电路、工作电压VDD和参考电压VREF；其中K1的第一端与VDD耦接，K1的第二端与K2的第一端耦接；K2的第二端接地；K3的第一端与K2的第一端耦接，K3的第二端与Cj的第一端耦接；K4的第一端与VDD耦接，K4的第二端与K5的第一端耦接；K5的第二端接地；Cj的第二端与K4的第二端耦接；K6的第一端与Cj的第一端耦接，K6的第二端接地；K7的第一端与K6的第一端耦接，K7的第二端与运算放大器的负极输入端耦接；运算放大器的正极输入端耦接VREF；运算放大器的输出端经K9耦接至模数转换电路；K8与Cs并联后耦接在运算放大器的负极输入端和输出端之间。
- 补偿校准电路、输出驱动器及电子设备-202311194645.9
- 何伟雄;赵海兵;李国徽 - 芯潮流（珠海）科技有限公司
- 2023-09-15 - 2023-10-24 - H03K19/003
- 本申请公开了一种补偿校准电路、输出驱动器及电子设备，该补偿校准电路包括：第一复制偏置模块被配置为响应于预设第一输入信号对产生第一差分电压信号输出至运算放大器；第二复制偏置模块被配置为响应于预设第二输入信号对产生第二差分电压信号输出至运算放大器；运算放大器用于根据第一差分电压信号和第二差分电压信号得到电流调节信号输出至输出驱动器的主电路；第一差分电压信号与第二差分电压信号相同。本申请中由于第一差分电压信号和第二差分电压信号相等，运算放大器输出至主电路的电流调节信号可以调节主电路的输出线性度，使得主电路的两电流支路的电流比例符合要求，确保了输出驱动器的可靠性。
- 动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片-202310694090.8
- 温立国;潘杰;李凡阳;原义栋;沈红伟;李梦姣 - 北京智芯微电子科技有限公司;福州大学
- 2023-06-12 - 2023-10-20 - H03K19/003
- 本发明涉及芯片技术领域，公开一种动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片。所述动态偏置电路包括：差分共源输入级，其输入与前级输出相连，以及其输出与轨到轨运放的CLASS‑AB输出级的栅极相连，其中，响应于所述前级输出的变化，所述差分共源输入级的电流变化，以引发所述CLASS‑AB输出级的栅极电压变化；辅助放大级，用于放大所述CLASS‑AB输出级的栅极电压变化；以及反馈级，用于将经放大的所述CLASS‑AB输出级的栅极电压变化反馈至所述CLASS‑AB输出级的栅极，以通过引发所述CLASS‑AB输出级的栅极处的阻抗变化来动态调整所述CLASS‑AB输出级的偏置电压。本发明可动态调整CLASS‑AB输出级的偏置电压和控制路径上的尾电流，从而可同时增强压摆率及负载驱动能力。
- 基于高压输入及ESD防护的GPIO复用电路-201911082814.3
- 韩红娟;江猛;范佳敏;雷红军;杭晓伟 - 苏州华芯微电子股份有限公司
- 2019-11-07 - 2023-10-20 - H03K19/003
- 本发明揭示了一种基于高压输入及ESD防护的GPIO复用电路，所述GPIO复用电路包括与IO端口相连的高压输入模块、IO端口功能模块、及ESD防护模块，所述高压输入模块为带开关控制的高压传输结构，其包括若干MOS管及电阻，IO端口功能模块包括若干MOS管及电阻，ESD防护模块包括若干MOS管及电阻。本发明GPIO复用电路在普通的CMOS工艺且不使用特殊器件下，通过普通的MOS管和电阻，即可实现带开关控制的高压输入脚与GPIO口的复用，且有着可靠的ESD防护。
- 适合并联采样差分编码器的信号转换电路-202223548640.5
- 代文钢 - 苏州艾嘉亚真空科技有限公司
- 2022-12-29 - 2023-10-20 - H03K19/003
- 本实用新型涉及编码器技术领域，尤其涉及一种适合并联采样差分编码器的信号转换电路。其包括差分编码器、与所述差分编码器的电路并联有信号转换器，所述信号转换器的输入电路包括分流电阻、与所述分流电阻并联的第一差动线路驱动器，所述第一差动线路驱动器包括第一输入端、和第二输入端以及输出端，与所述第一差动线路驱动器输出端相连接的第二差动线路驱动器，分别串接于所述分流电阻两端的第一电阻和第二电阻，与所述第一电阻相接通的电源，与所述第二电阻相接通的地线，所述分流电阻为4.7K欧姆电阻。本实用新型的有益之处：本技术方案能够准确采样编码器信号的同时不影响机械本身的功能，在可以稳定工作前提下起到避免信号源过载的作用。
- 匹配超低温传感器的驱动电路、方法、设备及可读介质-202310933518.X
- 曾德威;康剑;范泽;薛馨楠 - 上海一诺仪表有限公司
- 2023-07-27 - 2023-10-17 - H03K19/003
- 本申请提供了一种匹配超低温传感器的驱动电路、方法、设备及介质，所述电路包括：激励信号模块，所述激励信号模块包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、运算放大器、电容器和乘法器；所述激励信号模块用于增强激励信号；安全栅模块，所述安全栅模块包括：保护元件、第一稳压二极管、第二稳压二极管、第三稳压二极管、第四稳压二极管、输入单元和输出单元；所述安全栅模块用于解放功率限制。通过这激励信号模块和安全栅这两个模块的组合，该驱动电路可以实现对超低温传感器的匹配，提供增强的激励信号并限制功率，以确保超低温传感器在超低温状态下具有稳定性和可靠性。
- 用于信号颤振减轻的电路及系统-202310293031.X
- 李庆闵;萨迪什·库马尔·韦穆里;刘志东;M·J·弗兰克;K·A·麦卡锡 - 德州仪器公司
- 2023-03-23 - 2023-10-17 - H03K19/003
- 本申请案涉及用于信号颤振减轻的电路及系统。在一些实例中，电路(500)包含具有第一端子及第二端子的电容器(502)，所述第一端子耦合到所述电路的电压供应端子(118)。所述电路还包含具有晶体管栅极、晶体管漏极及晶体管源极的晶体管(510)，所述晶体管源极耦合到接地且所述晶体管漏极耦合到所述电路的输入端子(110)。所述晶体管经配置以响应于在所述晶体管栅极处接收的栅极信号而导通，所述栅极信号基于在所述电容器的所述第二端子处提供的信号。所述电路还包含施密特触发器(302)，所述施密特触发器具有耦合到所述晶体管漏极的施密特触发器输入。
- 一种隔离型数字输入检测电路-202321110965.7
- 刘作斌;刘汤明;熊刚;王伟平;邓秉杰;孔腾;杨建状 - 福建星云电子股份有限公司
- 2023-05-10 - 2023-10-17 - H03K19/003
- 本实用新型提供了工业自动化技术领域的一种隔离型数字输入检测电路，包括一过压保护电路、一反接保护电路、一电平选择电路以及一信号输入电路；所述电平选择电路的一端与过压保护电路以及反接保护电路连接，另一端与信号输入电路连接；所述过压保护电路与反接保护电路连接；所述电平选择电路包括一稳压管D1、一电阻R6以及一光耦U1；所述光耦U1的引脚1与电阻R6的一端以及稳压管D1的输入端连接，引脚2与电阻R6的另一端、过压保护电路以及反接保护电路连接，引脚3、4与信号输入电路连接。本实用新型的优点在于：极大的提升了电路运行的可靠性以及使用便捷性。
- 一种灵敏放大器半缓冲器-202110742357.7
- 李永福;张云芳;马策;王国兴;连勇 - 上海交通大学
- 2021-07-01 - 2023-10-13 - H03K19/003
- 本发明涉及电子器件的技术领域，公开了一种灵敏放大器半缓冲器，包括传输模块和握手信号产生模块，所述传输模块用于数据传输，所述握手信号产生模块用于根据传输的数据，生成握手信号，采用或非门结构，其输入端与传输模块的输出端连接，其输出端设置为握手信号Lack。本发明的SAHB仅使用了11个晶体管，与现有SAHB的33个晶体管相比减小了面积；没有使用数据信号的逻辑互补信号，降低了信号的复杂度，提高了运算速度。
- 一种高安全校准和筛选测试的方法和电路-201911092555.2
- 刘明磊 - 北京中电华大电子设计有限责任公司
- 2019-11-11 - 2023-10-13 - H03K19/003
- 由于工艺偏差，模拟信号需要进行校准和筛选，通用的校准方式将每一个模拟信号引出到测试端口，测试机通过直接探测信号信息，调整芯片内部电路进行校准。这种方式存在几个缺点，第一是被测试信号需要引到端口，容易在端口处被探测，存在安全隐患；第二是多组模拟信号进行校准需要多个测试端口，浪费面积；第三是由于测试机测试电压精度比提供电压差，会造成精度不高；第四是实现自动校准比较困难。本发明通过内部比较的测试方法，测试信号不需要引出到PAD实现高安全、只需要一个或者两个测试端口实现小面积、测试机只需要提供电源不需要读电压实现高精度、容易与逻辑配合实现自动校准。
- 用于降低偏置温度不稳定性的时钟缓冲器及摆幅补偿方法-202310712050.1
- 李聪;王泽远;高熠;邝丰玉;游海龙;罗迪 - 西安电子科技大学
- 2023-06-15 - 2023-10-10 - H03K19/003
- 本发明公开一种用于降低偏置温度不稳定性的时钟缓冲器及摆幅补偿方法，主要解决现有时钟缓冲器受偏置温度不稳定性影响摆幅下降的问题。其包括尾电流晶体管T3、差分对晶体管T1、T2、负载电阻R1、R2及补偿电路，其中尾电流晶体管T3的源极接电源，漏极接差分对晶体管T1、T2的源极，栅极与补偿电路连接。补偿电路包括稳压结构和老化补偿结构，该稳压结构包括第一负载晶体管T4和第一放大晶体管T5，该老化补偿结构包括第二负载晶体管T6、第二负载电阻R3、第二放大晶体管T7。本发明通过设计补偿电路的器件参数，提高了尾电流晶体管T3的栅极偏置电压，有效降低了偏置温度不稳定对输出摆幅和可靠性的影响，可用于时钟电路设计。
- 一种模拟乘法器电路-202311110731.7
- 罗寅;涂才根;谭在超;丁国华 - 苏州锴威特半导体股份有限公司
- 2023-08-31 - 2023-10-10 - H03K19/003
- 本发明涉及乘法器技术领域,公开了一种模拟乘法器电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和MOS管；在实际使用时，本发明流过第一晶体管的电流为输出电流，其为输入到第二晶体管的电流和从第四晶体管流出的电流的乘积在除以流过第三晶体管的电流，尽管从晶体管流过或者从晶体管流出的电流会受温度和工艺影响，但是在经过乘除运算后可以使输出电流不受温度和工艺的影响，从而使本发明具有极高的线性度；另外MOS管可以起到负反馈控制作用，可以使本发明的工作稳定性更高。
- 噪声抑制电路装置-201811387995.6
- 陈彦豪;郑林宗;林丁丙;谢旻纮 - 英业达科技有限公司;英业达股份有限公司
- 2018-11-21 - 2023-10-03 - H03K19/003
- 本发明公开一种噪声抑制电路装置，包含基板，一去耦合电容组，电源信道结构，带拒滤波单元，及电磁能隙结构。该去耦合电容组设置于该基板，用以隔离第一频段的噪声。该电源信道结构设置于该基板，用以隔离第二频段的噪声。该带拒滤波单元设置于该基板，用以隔离第三频段的噪声的至少一部分。该电磁能隙结构设置于该基板，用以隔离第四频段的噪声。
- 一种用于FPGA的过压输入I/O缓冲器电路-202010148775.9
- 屈小钢 - 中科亿海微电子科技（苏州）有限公司
- 2020-03-05 - 2023-09-26 - H03K19/003
- 一种用于FPGA的过压输入I/O缓冲器电路，其在输入信号高电平电压与FPGA I/O电源电压相差小于或大于一个P管阈值电压时都可以关住末级驱动P管的源漏极到N阱的PN结，减小过压输入导致的泄露电流，同时还将末级驱动P管的栅极拉高到输入信号高电平电压与FPGA I/O电源电压中较高的电压，进一步保证末级驱动P管的泄露电流维持在较小的纳安(nA)值以下，从而减小电路功耗。电路(100)，包括：输入缓冲器(109)、6个PMOS管和2个NMOS管，第一、第二、第三、第五、第六、第七MOS管(101、102、103、105、106、107)是PMOS管，第四、第八MOS管(104、108)是NMOS管。
- 可自动测试与修调的光电感应驱动电路及其设计方法-201910113609.2
- 林新春;郑凌波;朱敏 - 苏州力生美半导体有限公司
- 2019-02-14 - 2023-09-26 - H03K19/003
- 本发明涉及一种可自动测试与修调的光电感应驱动电路及其设计方法，电路包括光电收发电路、修调电路、在线测试电路，光电收发电路包括接入第一电源的光发射单元及接入第二电源的光接收单元，修调电路包括与光发射单元连接的第一修调单元及与光接收单元连接的第二修调单元，在线测试电路发送修调通信信号以对第一修调单元、第二修调单元的电阻值进行修调。通过将光发射单元与第一修调单元连接，将光接收单元与第二修调单元连接，通过修调第一修调单元的电阻值以确定发射光强度，并根据发射光强度修调第二修调单元的电阻值以确定光接收单元的光响应度，使得光接收单元的电压输出信号更精确，从而保证在线测试电路对电压信号的处理结果更为可靠。
- 带反馈校正的冗余结构-202010465118.7
- 王福;杨海玲 - 上海微阱电子科技有限公司
- 2020-05-27 - 2023-09-26 - H03K19/003
- 本发明提供一种带反馈校正的冗余结构。所述冗余结构包括冗余模块和反馈刷新模块，冗余模块的多条冗余路径上设置有待加固单元，冗余模块用于获得相应待加固单元的冗余输出信号，并对全部冗余输出信号进行多数表决以得到加固输出信号，反馈刷新模块接收各个冗余输出信号，进行检测后向各条冗余路径输出相应的反馈信号，当反馈信号表征异常时，冗余模块将与反馈信号对应的一条冗余路径输出信号重置为当前加固输出信号。冗余结构在少数冗余路径输出信号出错时，及时对出错的冗余路径输出信号进行重置，避免了冗余路径输出信号的错误累积，且未出错的冗余路径输入信号可以正常更新。
- 一种高精度电容到电压转换误差修调电路及方法-202310813309.1
- 魏全;段晓敏 - 成都市晶蓉微电子有限公司
- 2023-07-05 - 2023-09-26 - H03K19/003
- 本发明公开了一种高精度电容到电压转换误差修调电路及方法，电路包括电荷存储模块和误差修调模块，所述电荷存储模块输入基准电压VREFN通过连接多个电阻后接地，每个电阻相连接处均设置子开关，所有子开关连通后与误差修调模块通过开关S6连接，连接节点f还设置开关S5进行接地；所述误差修调模块还包括两个输入基准电压VREFP，分别连接开关S1和开关S3。通过本发明电路进行误差修调，弥补了半导体工艺造成的最小电容精度不足的问题，可以将误差修调最小电容有效的降低到工艺所能做到的50fF的0.2%以下，将最小精确电容从50fF降低到0.1fF以下，提高了最小电容的精度水平。
- 一种驱动保护电路及其保护方法-201910871663.3
- 梁伙明;吴晓光;黄辉 - 深圳青铜剑技术有限公司
- 2019-09-16 - 2023-09-22 - H03K19/003
- 本发明公开了一种驱动保护电路。所述驱动保护电路包括驱动模块、状态检测模块及控制模块，所述驱动模块的一端与绝缘栅器件的栅极连接，所述驱动模块的另一端与控制模块连接，所述状态检测模块的一端与绝缘栅器件的栅极连接，所述状态检测模块的另一端与控制模块连接。所述状态检测模块用于获取绝缘栅器件的栅极电压，并根据栅极电压输出状态检测信号至控制模块，所述控制模块用于根据状态检测信号判断绝缘栅器件是否发生短路，并在绝缘栅器件发生短路时，控制驱动模块对绝缘栅器件的栅极输出高阻态。本发明还提供了一种驱动保护电路的保护方法，有效避免绝缘栅器件短路后的电流烧坏驱动电路，从而减小损失。
- 一种超冷原子的磁场噪声被动抑制的方法及装置-202310545587.3
- 李育霖;张善超;吕庆先 - 华南师范大学
- 2023-05-16 - 2023-09-19 - H03K19/003
- 一种超冷原子的磁场噪声被动抑制的方法及装置，该方法包括：利用变压器对市电信号进行降压处理，得到低压正弦波信号；利用电压比较器对低压正弦波信号进行波形转换，得到低压方波信号；利用双刀双掷开关和逻辑非门对低压方波信号进行正向或反向输出，得到时钟信号；基于时钟信号通过D触发器芯片对选通信号进行触发，得到输出控制信号。该装置包括变压器、开关电源、双刀双掷开关、电压比较器、D触发器芯片和逻辑非门。通过使用本发明，通过与市电同步的方波来控制实验的进行，减少市电产生的噪声的影响，使原子内态操控的相干时间实现数量级增长。本发明可广泛应用于有源降噪技术领域。
- 一种用于拓扑识别的特征电流发生电路-202321235284.3
- 于雪峰;金锡碧;张绪 - 浙江航都科技有限公司
- 2023-05-19 - 2023-09-19 - H03K19/003
- 本实用新型涉及一种用于拓扑识别的特征电流发生电路，包括特征电流信号发生模块、特征电流驱动模块、特征电流切投模块、光耦，本实用新型通过采用驱动放大电路，相比起现有的特征电流发生电路，实现了性能稳定的优点，其采用过流故障保护模块，相比起现有的特征电流发生电路，实现了过流保护的优点，其还采用续流模块作用于保护MOS管，在MOS管从导通到截止的瞬间，对流过MOS管回路的电流起到分流的作用，实现了可靠性高的优点。
- 串叠结构及电子装置-202311029133.7
- 纪杰;陈伟梵;蔡国基 - 青岛嘉展力芯半导体有限责任公司
- 2023-08-16 - 2023-09-15 - H03K19/003
- 本申请提供串叠结构及电子装置，涉及半导体的技术领域。该串叠结构包括第一器件、第二器件和保护器件；第一器件的第二端电连接第二器件的第一端，第一器件的控制端电连接第二器件的第二端；第二器件的控制端用于电连接于控制电路的信号输出端；保护器件包括第一保护三极管和第二保护三极管中的至少一个，第一保护三极管的第一端电连接于第一器件的第二端，第一保护三极管的第二端电连接第二器件的第二端；第二保护三极管的第一端电连接于第二器件的控制端，所述第二保护三极管的第二端电连接第二器件的第二端。本申请能够解决串叠结构易出现损坏等现象，串叠结构的稳定性差的问题。
- 一种宽压输入信号的抗辐射加固逻辑输入电路-202111170933.1
- 罗凯;廖鹏飞;徐青;高兴国;季睿;何泓威;蔡丽娜 - 中国电子科技集团公司第二十四研究所
- 2021-10-08 - 2023-09-15 - H03K19/003
- 本发明属于集成电路领域，涉及一种宽压输入信号的抗辐射加固逻辑输入电路；包括主电路，所述主电路包括电阻、两个N型LDMOS管和两个反相器，电阻一端连接输入信号IN，电阻另一端连接两个N型LDMOS管的漏极，两个N型LDMOS管的栅极连接电源VDD，第一N型LDMOS管的衬底与源极短接后与第二N型LDMOS管的衬底相连，第二N型LDMOS管的源极接第一反相器输入端和第三反相器输出端，第一反相器输出端接第三反相器输入端和输出信号OUT，第三反相器输出端接到第二N型LDMOS管的源极。本发明能解决现有逻辑输入电路可处理输入信号范围窄，逻辑输入信号高电平电压低的问题，同时本发明还具有抗辐射能力强的特点。
- 一种熔丝修调系统及方法-202011119436.4
- 万贤杰;付东兵;李静;王旭;雷郎成;刘佳;刘军;高炜祺;丁一;张琳 - 中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
- 2020-10-19 - 2023-09-12 - H03K19/003
- 本发明提供一种熔丝修调系统及方法，系统包括：熔丝电阻、读出模块、可变参考电阻模块、用于放大压降信号的伪差分放大器模块；所述熔丝电阻的一端与电源连接，所述熔丝电阻的另一端与所述伪差分放大器模块的正输入端连接，所述可变参考电阻模块的输入端与电源连接，所述可变参考电阻模块的输出端与所述伪差分放大器模块的负输入端连接，所述伪差分放大器模块的输出端与所述读出模块的输入端连接；本发明中的熔丝修调系统能够在熔丝修调时，放大熔丝电阻的压降信号，降低熔丝修调过程中对熔丝电阻增大量的要求，烧写较容易，避免熔丝修调后状态逆转，可靠性较高。
- 时序传感器、时序逻辑电路、芯片及时序状态监测方法-202310610954.3
- 王元;杨超;蔡泽鉴 - 平头哥（上海）半导体技术有限公司
- 2023-05-26 - 2023-09-08 - H03K19/003
- 本申请提供了一种时序传感器、时序逻辑电路、芯片及时序状态监测方法，属于集成电路领域。所述时序传感器包括：延时单元将对数据信号进行预设时长的延时处理得到的延时数据信号发送至第一寄存器，预设时长用于表征数据信号在老化的时序逻辑电路对应的时序路径上传播产生的时延；第一寄存器和第二寄存器分别在时钟信号的有效边沿到来时，将读取的延时数据信号和数据信号发送至异或门单元的两个输入端；异或门单元在数据信号和延时数据信号的电平状态不同时，将高电平的触发信号发送至锁存器；锁存器响应于高电平的触发信号，输出预警信号，以提示时序逻辑电路发生建立时间时序违例。本申请提供了一种对时序逻辑电路的时序状态的监测方法。
- 一种防误触发电路、方法、系统、功放电路和设备-202310632286.4
- 刘辉;肖文勇 - 杭州雄迈集成电路技术股份有限公司
- 2023-05-31 - 2023-09-05 - H03K19/003
- 本发明涉及集成电路技术领域中的一种防误触发电路、方法、系统、功放电路和设备，包括输入电路、毛刺触发电路和逻辑电路，输入电路的输出端与毛刺触发电路的输入端相连，毛刺触发电路的输出端、输入电路的输入端均与逻辑电路的输入端相连，解决了现有N型功率管因毛刺发生误触发情况的问题。
- 噪声消除电路及低延时高压侧驱动电路-201810382494.2
- 张允武;余思远;冷静;胡孔生 - 无锡安趋电子有限公司
- 2018-04-26 - 2023-09-05 - H03K19/003
- 本发明公开了噪声消除电路及低延时高压侧驱动电路，属于半桥式功率器件驱动的技术领域。噪声消除电路包括共模电流消除电路和双重互锁结构，通过共模电流消除电路将dv/dt噪声转化为电流并消除其中的共模电流噪声，通过双重互锁结构抽取并消除dv/dt噪声中的差模电流噪声并确定电路状态。采用该噪声消除电路的驱动电路能够正确驱动后级的高压侧电路，既保证了低延时传输特性，又不降低芯片的可靠性性能，并且增强了高压侧电路抗VS负偏压的能力。
- 一种芯片内多种类型电阻复用的校准电路-202310667715.1
- 周立人;赵颖华 - 上海韬润半导体有限公司
- 2023-06-07 - 2023-08-29 - H03K19/003
- 本发明属于集成电路技术领域，提供一种芯片内多种类型电阻复用的校准电路，包括：校准子电路，用于建立静态工作点，基于校准对象闭合校准开关，并输出对应的校准编码；写入子电路，与所述校准子电路、目标电路连接，用于基于所述校准编码，生成与所述校准子电路相等的电阻值，以对所述目标电路的电阻进行校准。本发明提供一种用于解决不同类型电阻调用或者复用时，对其进行量化校准的方案，以得到阻值、特性满足要求的精准电阻。
- 专利分类
