“平头哥（上海）半导体技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果131个，建议您升级VIP下载更多相关专利

[发明专利]计算任务调度方法、装置、片上系统和存储介质-CN202310678181.2在审
发明人：余国生;吕志宏;汪海疆;黄子龙;彭凯;陈继承 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-06-08 - 公布日： 2023-10-27 - 主分类号： G06F9/48 文献下载
摘要：本发明实施例提供了一种计算任务调度方法、装置、片上系统和存储介质。所述计算任务调度方法包括：确定第一矩阵和第二矩阵之间的矩阵乘法计算任务的多个子任务，使所述多个子任务与多个线程对应的计算量匹配所述多个线程的计算缓存，所述多个子任务指示所述第一矩阵与每个子任务对应的第一子矩阵和所述第二矩阵与所述每个子任务对应的第二子矩阵之间的矩阵乘法计算，每个线程独立地执行对应的子任务的计算，每个线程被配置成具有缓存的至少一个计算单元；将所述多个子任务分别调度到所述多个线程进行计算；将所述多个子任务的计算结果合并为所述矩阵乘法计算任务的计算结果。本发明实施例的方案提高了矩阵乘法计算的效率。
计算任务调度方法装置系统存储介质

[发明专利]行缓存单元、加速单元、片上系统和行缓存配置方法-CN202111486966.7有效
发明人：程茂林 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2021-12-07 - 公布日： 2023-10-20 - 主分类号： G06F15/76 文献下载
摘要：本申请实施例提供了一种行缓存单元、加速单元、片上系统和行缓存配置方法，该行缓存单元用于在画面显示过程中缓存L个图层的图像数据，所述行缓存单元包括M个缓存块，其中，L为正整数，M为大于1的正整数；所述M个缓存块组成K个缓存块组，第j缓存块组包括mj个缓存块，每个图层通过相对应的至少一个缓存块组缓存图像数据，其中，K为正整数，mj为正整数，1≤j≤K，#imgabs0#每个所述缓存块组对应于一个图层，该缓存块组包括的缓存块组成一个深度和位宽满足该图层进行图像数据缓存的需求的行缓存区。本方案能够减小显示系统中行缓存资源的浪费。
缓存单元加速系统配置方法

[发明专利]管理装置、加速单元、片上系统及服务优先级管理方法-CN202310826523.0在审
发明人：汪溯滢;汪学泱;曹阳;韦健 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-07-06 - 公布日： 2023-10-13 - 主分类号： G06F9/48 文献下载
摘要：本申请实施例提供了一种管理装置、加速单元、片上系统及服务优先级管理方法。管理装置，应用于片上系统，包括：命令集获取模块，用于获取待执行的多个命令集；优先命令集确定模块，用于基于命令集的服务资源消耗量与服务资源配置量之间的大小关系，从多个命令集中确定优先命令集；服务资源消耗量为在执行命令集中命令的过程中已消耗的片上系统的内部服务资源量；服务资源配置量为预先为命令集配置的片上系统的内部服务资源量；目标命令确定模块，用于从优先命令集中确定目标命令以进行命令下发和执行，并基于目标命令的资源消耗量，更新优先命令集的服务资源消耗量。本方案的优先级管理过程更加灵活和合理。
管理装置加速单元系统服务优先级方法

[发明专利]检测单元、片上系统及异常检测方法-CN202310745175.4在审
发明人：熊卫明;韦健;舒畅 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-06-21 - 公布日： 2023-10-10 - 主分类号： G06F21/55 文献下载
摘要：本申请实施例提供了一种检测单元、片上系统及异常检测方法。其中，检测单元应用于片上系统，片上系统还包括：管理器和处理单元；处理单元用于执行密码算法；检测单元包括：控制模块和传感器；传感器，用于监测片上系统中的电器属性信息；控制模块，用于对传感器监测到的电器属性信息进行异常检测，当检测到电器属性信息存在异常时，向管理器发送异常通知，以通过管理器控制处理单元停止密码算法的执行。本申请实施例，通过检测片上系统内部的电器属性信息是否存在异常，可以及时地发现针对片上系统所发起的故障攻击，因此，可以有效提升系统的安全性。
检测单元系统异常方法

[发明专利]图像处理中的频率特定压缩与补偿技术-CN202111162162.1有效
发明人：刘子豪;秦明海;李思成;陈彦光 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2021-09-30 - 公布日： 2023-10-10 - 主分类号： H04N19/124 文献下载
摘要：本公开提供一种图像补偿方法。所述方法包括：基于第一图像估计第一图像的频率分量的变换系数；执行估计变换系数与频率分量相关联的基函数之间的点乘运算，以生成补偿图像；以及组合第一图像和补偿图像以生成组合图像。
图像处理中的频率特定压缩补偿技术

[发明专利]功耗分析方法、装置、电子设备及存储介质-CN202310826517.5在审
发明人：陈普凡;蔡泽鉴;唐辉艳 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-07-06 - 公布日： 2023-10-03 - 主分类号： G06F30/337 文献下载
摘要：本申请实施例提供了一种功耗分析方法、装置、电子设备及存储介质，该功耗分析方法包括：根据待分析芯片的门级网表和波形信息，获得翻转信息，其中，波形信息用于指示待分析芯片中晶体管的运行状态，翻转信息用于指示基于波形信息待分析芯片中发生翻转的晶体管；根据门级网表和翻转信息，从待分析芯片包括的时序路径中确定关键时序路径，其中，关键时序路径包括的至少部分晶体管基于波形信息发生过翻转；生成包括关键时序路径的功耗分析结果。基于本方案提供的功耗分析结果可以更有针对性的对待分析芯片的架构设计进行优化，以提高基于功耗分析结果对待分析芯片进行优化的效率。
功耗分析方法装置电子设备存储介质

[发明专利]标准单元生成方法、标准单元库、电子设备和存储介质-CN202310416796.8在审
发明人：杨子烨;郭占江;徐均梅;黄应 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-18 - 公布日： 2023-09-29 - 主分类号： G06F30/392 文献下载
摘要：本申请实施例提供了一种标准单元生成方法、标准单元库、电子设备和存储介质，该标准单元生成方法包括：获取与目标标准单元相匹配的标准单元模板，其中，所述标准单元模板包括原理图模板和版图模板；通过参数配置界面接收针对所述原理图模板的第一配置参数和针对所述版图模板的第二配置参数；根据所述第一配置参数对所述原理图模板进行配置，获得目标原理图；根据所述第二配置参数对所述版图模板进行配置，获得目标版图；生成包括所述目标原理图和所述目标版图的所述目标标准单元。本方案能够降低生成标准单元过程中的人工劳动强度。
标准单元生成方法电子设备存储介质

[发明专利]数据存取方法、装置、处理器、计算机系统及存储介质-CN202310390378.6在审
发明人：张淼;邹云晓;王灿;李寅 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-12 - 公布日： 2023-09-22 - 主分类号： G06F12/1009 文献下载
摘要：本发明提供一种数据存取方法、装置、处理器、计算机系统及存储介质。数据存取方法包括：根据转译请求指定的虚拟地址在翻译后备缓存中查找是否存在匹配的缓存表项，所述虚拟地址对应于第一页面尺寸；当所述翻译后备缓存中不存在所述匹配的缓存表项，分配一缓存行，所述缓存行对应于所述第一页面尺寸；从根页表获取与所述虚拟地址匹配的待回填表项，所述待回填表项映射第二页面尺寸；当所述第二页面尺寸小于所述第一页面尺寸时，将所述虚拟地址设置为对应于所述第二页面尺寸，并再次在所述翻译后备缓存中查找相匹配的缓存表项。使得预设页表可以为概率最大的页面尺寸，能够提高翻译后备缓存的命中率，降低延迟，减轻了内存管理单元的流量压力。
数据存取方法装置处理器计算机系统存储介质

[发明专利]时序传感器、时序逻辑电路、芯片及时序状态监测方法-CN202310610954.3在审
发明人：王元;杨超;蔡泽鉴 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-05-26 - 公布日： 2023-09-08 - 主分类号： H03K19/003 文献下载
摘要：本申请提供了一种时序传感器、时序逻辑电路、芯片及时序状态监测方法，属于集成电路领域。所述时序传感器包括：延时单元将对数据信号进行预设时长的延时处理得到的延时数据信号发送至第一寄存器，预设时长用于表征数据信号在老化的时序逻辑电路对应的时序路径上传播产生的时延；第一寄存器和第二寄存器分别在时钟信号的有效边沿到来时，将读取的延时数据信号和数据信号发送至异或门单元的两个输入端；异或门单元在数据信号和延时数据信号的电平状态不同时，将高电平的触发信号发送至锁存器；锁存器响应于高电平的触发信号，输出预警信号，以提示时序逻辑电路发生建立时间时序违例。本申请提供了一种对时序逻辑电路的时序状态的监测方法。
时序传感器逻辑电路芯片状态监测方法

[发明专利]用于芯片间通信的处理系统和通信方法-CN202210173584.7在审
发明人：韩亮;邹云晓 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2022-02-24 - 公布日： 2023-09-05 - 主分类号： G06F15/173 文献下载
摘要：本公开提供了一种用于芯片间通信的处理系统和通信方法，该处理系统包括：多个并行处理单元，所述并行处理单元包括在第一芯片中，每个所述并行处理单元包括：多个处理核；多个存储器，所述多个存储器的第一存储器组与所述多个处理核的第一处理核组耦合；多个互连，位于芯片互连网络中，所述多个互连被配置为通信耦合所述多个并行处理单元，其中每个所述并行处理单元被配置为根据相应路由表通过所述芯片互连网络进行通信，所述相应路由表被存储和驻留在相应并行处理单元的寄存器中，并且所述相应路由表包括到任何其他给定并行处理单元的多个路径的信息。本公开实现了芯片间高效和有效的网络通信。
用于芯片通信处理系统方法

[发明专利]加速单元、宿主机、计算装置、片上系统和相关方法-CN202310370010.3在审
发明人：梁晨 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-07 - 公布日： 2023-08-25 - 主分类号： H04L49/00 文献下载
摘要：本申请实施例提供了一种加速单元、宿主机、计算装置、片上系统和相关方法，该加速单元包括：转发子单元，用于根据接收到的数据包包括的转发信息，确定所述数据包的目标虚拟机；写入子单元，用于将所述数据包包括的数据内容写入宿主机分配的第一内存缓冲区；通知子单元，用于在所述转发子单元确定出所述目标虚拟机后，向所述目标虚拟机发送收包指令，以使所述目标虚拟机根据所述收包指令从所述第一内存缓冲区中读取所述数据内容。本方案能够降低加速单元所在芯片的成本。
加速单元宿主计算装置系统相关方法

[发明专利]加速单元、计算装置、片上系统和相关方法-CN202310423947.2在审
发明人：梁晨 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-19 - 公布日： 2023-08-18 - 主分类号： G06F9/455 文献下载
摘要：本申请实施例提供了一种加速单元、计算装置、片上系统和相关方法，该加速单元包括：接收子单元，用于通过网络接收网络报文；报文写入子单元，用于根据分配策略，将所述网络报文写入主机分配的多个内存缓冲区，其中，至少部分所述内存缓冲区中被写入数据的数据量小于所述内存缓冲区的数据容量；队列写入子单元，用于将所述内存缓冲区的地址和占用长度写入完成队列，以使所述主机上的报文接收端根据所述完成队列，从所述多个内存缓冲区中读取所述网络报文。本方案能够提高将网络报文写入内存的效率。
加速单元计算装置系统相关方法

[发明专利]片上系统、中断隔离方法及计算机设备-CN202310486128.2在审
发明人：陈志星;郑文斌 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-28 - 公布日： 2023-08-11 - 主分类号： G06F15/78 文献下载
摘要：本申请提供了一种片上系统、中断隔离方法及计算机设备，属于计算机技术领域。系统包括：中断控制器、基于RISC‑V架构的处理器及片内总线，中断控制器与处理器通过片内总线连接；中断控制器，用于存储不同执行环境对应的执行环境标识，并在接收到第一中断指令后，将第一中断指令发送至处理器，第一中断指令中携带目标中断源标识；处理器，用于响应于第一中断指令，从中断控制器中获取目标中断源标识对应的第一执行环境标识，并在第一执行环境标识与第二执行环境标识相同的情况下，在当前执行环境的相应执行域内执行第一中断指令，第二执行环境标识为当前执行域所属执行环境的执行环境标识。本申请能够提高中断指令的响应速度，缩短中断延迟。
系统中断隔离方法计算机设备

[发明专利]处理器、中断隔离方法、指令模拟方法、片上系统及设备-CN202310486125.9在审
发明人：陈志星;郑文斌 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-04-28 - 公布日： 2023-08-11 - 主分类号： G06F9/30 文献下载
摘要：本申请提供了一种处理器、中断隔离方法、指令模拟方法、片上系统及设备，属于计算机技术领域。处理器基于RISC‑V架构，其机器模式的执行域包括第一执行域和第二执行域，第一执行域的权限高于第二执行域，第一执行域对应的域标识存储在处理器内，处理器根据域标识的数值运行或退出第一执行域；可信固件运行在第一执行域内，处理器通过运行第一执行域，由可信固件提供安全服务；至少两种执行环境的操作系统运行在第二执行域内，至少两种执行环境的操作系统通过PMP锁进行隔离，处理器通过运行每种执行环境的操作系统对相应执行环境的指令进行处理。本申请在实现不同执行环境隔离的同时，减小对可信固件与操作系统的攻击面，提升了安全性能。
处理器中断隔离方法指令模拟系统设备

[发明专利]存储控制芯片、固态硬盘和闪存读电压确定方法-CN202310270581.X在审
发明人：张睦;张杨;王大勇;李威 -专利权人： 平头哥（上海）半导体技术有限公司
申请日： 2023-03-17 - 公布日： 2023-08-08 - 主分类号： G11C16/26 文献下载
摘要：本申请实施例提供了一种存储控制芯片、固态硬盘和闪存读电压确定方法，该存储控制芯片包括：读取单元，用于通过n个读电压对位于闪存芯片中同一存储页包括的各存储单元进行读取，获得所述存储单元在所述n个读电压下的读取值，其中，n为大于或等于3的正整数；求和单元，用于将为第一数值的读取值转换为十进制数1，并将为第二数值的读取值转换为十进制数0，对所述存储单元在各所述读电压下的读取值对应的十进制数求和，获得该存储单元对应的求和值；定位单元，用于根据所述n个读电压和所述存储单元对应的求和值，确定用于对各所述存储单元进行读取的目标读电压。本方案能够降低确定闪存读电压过程对存储空间的占用。
存储控制芯片固态硬盘闪存电压确定方法

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 131 条