“中科亿海微电子科技（苏州）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果134个，建议您升级VIP下载更多相关专利

[发明专利]EDA软件可重构功能自动化方法及电子设备-CN202310997871.4有效
发明人：夏燕;徐维涛;蔡刚;魏育成 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-08-09 - 公布日： 2023-10-27 - 主分类号： G06F30/347 文献下载
摘要：本发明提供EDA软件可重构功能自动化方法及电子设备，包括：在电路库中筛查符合可重构功能的电路作为目标电路，获取所述目标电路中的verilog文件，作为父run的文件；修改所述父run的文件中的逻辑，生成新的verilog文件，作为子run的文件；获取并存储所述目标电路中所有的有效信息，包括电路的路径、所述父run的文件的名称和所述子run的文件的名称；执行所述父run和所述子run。可以快速的对可重构功能进行校验，及时暴露出bug，提高软件的测试效率，且大幅提高测试的覆盖率有利于优化软件的可靠性。
eda 软件可重构功能自动化方法电子设备

[发明专利]一种时序性能调整方法及装置-CN202310843149.5有效
发明人：李玉洁;刘洋;蔡刚;魏育成 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-07-11 - 公布日： 2023-10-20 - 主分类号： G06F30/337 文献下载
摘要：本发明提供一种时序性能调整方法，包括：预定义优化次数阈值和关键路径延时预期值；对当前电路进行时序分析并返回关键路径延时信息；基于所述关键路径延时信息和当前优化次数判断所述当前电路是否满足所述优化次数阈值或关键路径延时预期值，若满足，则对所述当前电路进行优化后的编译操作，若不满足，则执行时序优化操作，得到本次优化后的电路，判断其时序性能是否提升。通过定义优化次数阈值，防止优化死循环，如果一直无法满足电路时序要求，无法退出，和关键路径延时预期值有效防止过度优化，提高整体电路布局效率；提高布局优化效果和提高布局优化效率，提高电路的性能。本发明提供的装置具有相应优势。
一种时序性能调整方法装置

[实用新型]一种用于提升测温精度的电路结构-CN202321124963.3有效
发明人：柳敬云;潘勇;李国光 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-05-11 - 公布日： 2023-10-13 - 主分类号： G01K7/21 文献下载
摘要：本实用新型提供了一种用于提升测温精度的电路结构，通过使用FPGA替代了传统测温电路结构中的单片机，使得可以快速地计算处理更高位宽的温度数据，从而可以增大温度的测量精度；且FPGA接口丰富，可以方便地扩展更多更复杂的功能和应用。此外还可以充分利用FPGA可重构的功能，在需要修改处理模块算法的情况下，只需要使用预先配置的码流重新对FPGA进行烧录即可，不需要更换硬件，节约了成本。
一种用于提升测温精度电路结构

[发明专利]一种DDR内存数据通道接口扩展电路、系统及方法-CN202310971734.3有效
发明人：薛超;乔晓冬;魏育成 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-08-03 - 公布日： 2023-10-03 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种DDR内存数据通道接口扩展电路、系统及方法，用于双向实时传输数据信号，包括：分别与所述DDR内存的全部或部分数据信号端口一一对应连接的第一数据信号端口、与至少两个处理器的数据信号端口分别对应连接的第二数据信号端口；所述第一数据信号端口和所述第二数据信号端口之间设置有开关矩阵。直接扩展内存自身的接口，实现一个DDR内存连接多个处理器，从硬件的角度实现DDR内存共享。本发明提供的DDR内存数据通道接口扩展系统、DDR内存数据通道接口扩展方法具有相应优势。
一种 ddr 内存数据通道接口扩展电路系统方法

[发明专利]一种M4K资源测试方法及装置、电子设备及存储介质-CN202310316309.0在审
发明人：曹伟;徐维涛;冯苏红 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-03-29 - 公布日： 2023-09-29 - 主分类号： G11C29/56 文献下载
摘要：本发明提供了一种M4K资源测试方法及装置、电子设备及存储介质，所述方法包括：获得目标数据；将所述目标数据输入到待测试的第一M4K级联单元的输入端进行存储，得到第一输出数据；将所述第一输出数据输入到测试的第二M4K级联单元的输入端进行存储，并将存储的数据从所述第二M4K级联单元的输出端输出，得到第二输出数据；其中所述第一输出数据至少包括数据元素；其中第一M4K级联单元与第二M4K级联单元之间串联若干个M4K级联单元；比较所述第二输出数据和目标数据，确定所述M4K资源的正常性。
一种 m4k 资源测试方法装置电子设备存储介质

[发明专利]一种用于FPGA的过压输入I/O缓冲器电路-CN202010148775.9有效
发明人：屈小钢 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2020-03-05 - 公布日： 2023-09-26 - 主分类号： H03K19/003 文献下载
摘要：一种用于FPGA的过压输入I/O缓冲器电路，其在输入信号高电平电压与FPGA I/O电源电压相差小于或大于一个P管阈值电压时都可以关住末级驱动P管的源漏极到N阱的PN结，减小过压输入导致的泄露电流，同时还将末级驱动P管的栅极拉高到输入信号高电平电压与FPGA I/O电源电压中较高的电压，进一步保证末级驱动P管的泄露电流维持在较小的纳安(nA)值以下，从而减小电路功耗。电路(100)，包括：输入缓冲器(109)、6个PMOS管和2个NMOS管，第一、第二、第三、第五、第六、第七MOS管(101、102、103、105、106、107)是PMOS管，第四、第八MOS管(104、108)是NMOS管。
一种用于 fpga 输入缓冲器电路

[发明专利]基于CORDIC算法的三角函数计算装置及方法-CN202110398378.1有效
发明人：郑添;蔡刚;黄志洪 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2021-04-09 - 公布日： 2023-09-26 - 主分类号： G06F7/548 文献下载
摘要：公开了基于CORDIC算法的三角函数计算装置及方法。装置包括：特殊角度判别模块，配置来判断输入角度是否为0、±π/6、±π/4、±π/3、±π/2、±2π/3、±3π/4、±5π/6、±π，如果是则不进行迭代，输出存储在存储模块中的三角函数值；象限映射模块，配置来对输入的角度值进行判断，并将其转换到[‑π/2,π/2]；单步迭代模块，包含N/2级流水线，配置来在迭代控制模块的控制下进行初始的迭代运算；双步迭代模块，配置来在单步迭代模块之后，包含N/4级流水线，在迭代控制模块下进行双步迭代运算；迭代控制模块，配置来判断单步迭代模块和双步迭代模块是否完成迭代，并控制完成全部迭代；存储模块，配置来存储特殊角度判别模块中的特殊角度三角函数值和迭代运算过程中所需要的常数。
基于 cordic 算法三角函数计算装置方法

[发明专利]通道结构非均匀分布3D FPGA-CN201710751526.7有效
发明人：高丽江 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2017-08-28 - 公布日： 2023-09-22 - 主分类号： H03K19/17724 文献下载
摘要：本公开提供了一种通道结构非均匀分布3D FPGA，包括：多种3D开关盒单元，每种3D开关盒单元包括一个或多个3D开关盒，多种3D开关盒单元中的3D开关盒在3D FPGA XY平面非均匀分布。本公开通道结构非均匀分布的3D FPGA，其通道结构设置灵活，通过调整过硅通孔的密度、类型及分布，使得通道结构不均匀分布，从而调整不同区域的功耗及至温度；通过采用散热过硅通孔，起到有效平衡温度分布的作用，增强了3DFPGA的稳定性和可靠性。
通道结构均匀分布 fpga

[发明专利]一种FPGA配置控制器自动回读FLASH数据方法及装置-CN202310701104.4有效
发明人：赵磊;徐浩然;夏金军 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-06-14 - 公布日： 2023-09-19 - 主分类号： G06F30/331 文献下载
摘要：本发明提供了一种FPGA配置控制器自动回读FLASH数据方法及装置，包括：预定义上位机和FPGA配置控制器的通讯协议；所述FPGA配置控制器判断当前工作状态，并将所述FLASH内部存储的数据通过第一类接口发送到所述上位机；所述上位机将所述FLASH内部存储的数据保存成第一文件。本发明利用FPGA已有的接口，可以节省硬件资源，同时实现了上位机回读FLASH的功能。
一种 fpga 配置控制器自动 flash 数据方法装置

[发明专利]一种自动化扩展硬件设计电路资源的方法-CN202310708350.2有效
发明人：夏燕;冯苏红 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-06-15 - 公布日： 2023-09-19 - 主分类号： G06F16/16 文献下载
摘要：本发明提供一种自动化扩展硬件设计电路资源的方法，包括获取待扩展电路文件和库文件；解析所述库文件、所述待扩展电路文件分别得到相应的端口信息；生成新的顶层文件，将所述待扩展电路文件例化到所述新的顶层文件中；在所述新的顶层文件中定义级联数，基于所述级联数将所述库文件级联到所述新的顶层文件中；在级联之前将所述库文件例化。提供了自动化扩展硬件设计电路资源的解决方案，可以快速生成满足资源条件的电路，去匹配大规模资源的芯片进行测试，大幅提升测试工作效率，有利于优化自动化设计工具的应用效果。
一种自动化扩展硬件设计电路资源方法

[发明专利]一种FPGA芯片及其封装方法和基板-CN202310061521.7有效
发明人：王德华;韦援丰;智超 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-01-18 - 公布日： 2023-09-15 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种FPGA芯片及其封装方法和基板，所述封装方法包括：提供FPGA芯片，所述FPGA芯片包括多个功能区，所述FPGA芯片的有源面上配置有多个衬垫，所述FPGA芯片在所述有源面上的正投影呈轴对称图形，所述轴对称图形包括第一对称轴，其中，多个所述衬垫关于所述第一对称轴对称排布，多个所述功能区关于所述第一对称轴对称排布；对所述FPGA芯片进行引线键合封装或倒装芯片封装。如此，通过将FPGA芯片的多个功能区和多个衬垫整体对称排布，使得FPGA芯片可同时兼容倒装封装和引线键合封装。
一种 fpga 芯片及其封装方法

[发明专利]一种FPGA详细布局方法及系统-CN202311009100.6在审
发明人：刘洋;杨沛宇;蔡刚;魏育成 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-08-11 - 公布日： 2023-09-12 - 主分类号： G06F30/392 文献下载
摘要：本发明提供了一种FPGA详细布局方法及系统，通过划分一定区域所覆盖的坐标位置来为关键路径上的每个节点选择候选位置集合，进而根据关键路径的节点走向构建有向层次图，为动态规划搜索最短路径提供了可能。通过使用动态规划搜索最短路径的方法，解决了模拟退火详细布局运行时间长、容易陷入局部最优的问题，并提高了详细布局的质量。
一种 fpga 详细布局方法系统

[发明专利]一种芯片鉴权方法-CN202311016673.1在审
发明人：俞文;韦援丰;蔡刚;魏育成 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-08-14 - 公布日： 2023-09-12 - 主分类号： G06F21/76 文献下载
摘要：本发明提供一种芯片鉴权方法包括：步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证；其中，所述步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密所述消息摘要得到加密摘要；将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；所述步骤S2包括：加载码流，对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要；用所述鉴权密钥解密所述加密摘要得到鉴权摘要；比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证。只对唯一摘要加密解密即可完成身份验证，有效地加强了芯片的安全性能，提高了产品的可靠性，减少了安全漏洞的隐患。
一种芯片方法

[发明专利]基于模块与数据流的FPGA布局方法及装置-CN202310581194.8有效
发明人：曲志明;刘洋;杨沛宇 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-05-23 - 公布日： 2023-09-12 - 主分类号： G06F30/347 文献下载
摘要：本发明提供了一种基于模块与数据流的FPGA布局方法及装置，属于FPGA布局领域，通过发现逻辑单元名称具有层次化后，将逻辑单元按照名称进行模块化后，通过数据流的连接关系，确定出模块之间的连接权重，然后使用模拟退火算法对模块的位置进行布局，在确定出模块的位置以后，再对模块内部进行布局，模块内部的逻辑单元也是按照数据流向来布局。使用本发明的方法进行布局后，再通过微调使布局更加合理。使用本发明的方法可以实现运行速度平均下降20%，时序性能上升10%的优良效果。
基于模块数据流 fpga 布局方法装置

[发明专利]一种可编程逻辑器件的自适应布局方法及系统-CN202310659557.5有效
发明人：杨沛宇;曲志明;李玉洁;刘洋 -专利权人： 中科亿海微电子科技（苏州）有限公司
申请日： 2023-06-06 - 公布日： 2023-09-12 - 主分类号： G06F30/343 文献下载
摘要：本发明提供了提供的一种可编程逻辑器件的自适应布局方法及系统，属于FPGA布局领域，通过对历史电路进行分析处理，形成数据集，使用聚类分析的方法对新电路进行布局算法参数推荐，从而节省大量的计算参数的时间，提高布局的速度。
一种可编程逻辑器件自适应布局方法系统

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 134 条