[发明专利]半导体电路和电子设备在审
| 申请号： | 201980054649.2 | 申请日： | 2019-08-08 |
| 公开（公告）号： | CN112585679A | 公开（公告）日： | 2021-03-30 |
| 发明（设计）人： | 神田泰夫 | 申请（专利权）人： | 索尼半导体解决方案公司 |
| 主分类号： | G11C14/00 | 分类号： | G11C14/00;G11C11/16;H03K3/356;H03K3/3562 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张小稳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开的半导体电路设置有：第一电路，生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；第二电路，生成第二节点处的电压的反相电压，并将该反相电压施加到第一节点；第一存储元件，具有第一端子、第二端子和第三端子，并且通过依据在第一端子与第二端子之间流动的第一电流的方向将第二端子与第三端子之间的电阻状态设定为第一电阻状态或第二电阻状态来存储信息；第一晶体管，当处于导通状态时将第一节点耦接到第一存储元件的第三端子；以及第二晶体管，耦接到作为第一节点和第二节点中的一个的第一耦接节点，并基于第一耦接节点处的电压使第一电流流到第一存储元件的第二端子。 | ||
| 搜索关键词： | 半导体 电路 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司，未经索尼半导体解决方案公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980054649.2/，转载请声明来源钻瓜专利网。
- 上一篇：核壳型多孔质二氧化硅粒子的制造方法
- 下一篇：水力发电装置
- 同类专利
- 一种无源瞬间掉电保持电路及其控制方法-202310595531.9
- 刘心舸;沈志春;陈勇坚;夏玥;张清贵;吴欣延 - 珠海晶通科技有限公司
- 2023-05-24 - 2023-09-19 - G11C14/00
- 本发明提供一种无源瞬间掉电保持电路及其控制方法，该电路包括感应线圈、整流电路、低压差线性稳压器、数字电路、电平转换电路LS1、第一反相器、第二反相器以及掉电保持电路，由数字电路产生一控制信号，电平转换电路LS1连接在数字电路与第一反相器之间，用于不同工作电压域下在两者之间实现高电平与低电平之间的转换，掉电保持电路用于在应答器反馈调制信号的过程中掉电时继续输出供电电压在预设值以上一段时间，以保证应答器反调制信号的正常运行，掉电保持电路还用于在偏置电压幅度瞬间降低的期间向偏置电压幅值快速补偿恢复。应用本发明在不能提供电源给应答器时使得电路能够正常工作，保证信号能够正常通信，从而提高信号通信的质量。
- 混合配置存储器单元-201980010057.0
- J·L·麦科勒姆;J·W·格林 - 美高森美SOC公司
- 2019-01-19 - 2023-09-05 - G11C14/00
- 一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及可编程只读存储器(PROM)部分，其耦接至该锁存部分的互补输出节点中的一者，该PROM部分包括可编程可擦除ReRAM器件。
- 半导体电路和半导体电路系统-201780068590.3
- 周藤悠介;平贺启三 - 索尼半导体解决方案公司
- 2017-11-01 - 2023-08-15 - G11C14/00
- 根据本发明的半导体电路包括：第一电路，产生在第一节点的电压的反相电压并且能够将该反相电压施加于第二节点；第二电路，产生在第二节点的电压的反相电压并且能够将该反相电压施加于第一节点；第一晶体管，当接通时将第一节点连接到第三节点；第一存储元件，具有连接到第三节点的第一端子和被施加控制电压的第二端子，并且能够处于第一阻态或第二阻态；第一电压设置电路，连接到第三节点，并且能够将在第三节点的电压设置为与在第一节点和第二节点之中的规定节点的电压对应的电压；和驱动部分，控制第一晶体管的操作，同时设置控制电压。
- 半导体存储装置-202310507211.3
- 浅冈典央 - 铠侠股份有限公司
- 2018-12-19 - 2023-07-18 - G11C14/00
- 实施方式提供一种可抑制电路面积及配线面积増加的半导体存储装置。一实施方式的半导体存储装置具备：第1至第4平面，各自包含多个块；第1及第2信号线，分别与第1及第2平面连接；第1及第2总线，分别与第1及第3平面、以及第2及第4平面共通连接；及控制电路，构成为使用第1及第2信号线，可相互独立地选择第1及第2平面，且接收到包含第1及第2地址的第1命令后，执行同步处理。控制电路在同步处理中，一边经由第1总线将第1地址传输到第1及第3平面，一边经由第2总线将第2地址传输到第2及第4平面，且一边使用第1信号线，选择第1平面内的基于传输的第1地址的第1块，一边使用第2信号线，选择第2平面内的基于第2地址的第2块。
- 掉电记忆方法、装置、存储介质及电子设备-202310311189.5
- 黄立伟 - 珠海泰芯半导体有限公司
- 2023-03-28 - 2023-06-27 - G11C14/00
- 本申请实施例公开了一种掉电记忆方法、微控制器及电子设备，属于数据存储领域。本申请中微控制器在运行状态下检测到掉电记忆数据发生更新时，将更新后的掉电记忆数据写入到SRAM的临时数据区中，SRAM具有写入速度快和写入时间短的特点，因此向SRAM中写入掉电记忆数据时不会影响到设备当前功能。
- 半导体存储装置-201811553262.5
- 浅冈典央 - 铠侠股份有限公司
- 2018-12-19 - 2023-05-23 - G11C14/00
- 实施方式提供一种可抑制电路面积及配线面积増加的半导体存储装置。实施方式的半导体存储装置具备：第1至第4平面，各自包含多个块；第1及第2信号线，分别与第1及第2平面连接；第1及第2总线，分别与第1及第3平面、及第2及第4平面共通连接；及控制电路，构成为使用第1及第2信号线，可相互独立地选择第1及第2平面，且接收到包含第1及第2地址的第1命令后，执行同步处理。控制电路在同步处理中，一边经由第1总线将第1地址传输到第1及第3平面，一边经由第2总线将第2地址传输到第2及第4平面，且一边使用第1信号线，选择第1平面内的基于传输的第1地址的第1块，一边使用第2信号线，选择第2平面内的基于第2地址的第2块。
- 半导体电路、驱动方法和电子设备-201780028722.X
- 神田泰夫;鸟毛裕二 - 索尼公司
- 2017-04-20 - 2023-05-23 - G11C14/00
- 一种半导体电路包括第一电路(IV1、IV3)和第二电路(IV2、IV4)、第一晶体管(31)和第二晶体管(32)、第一存储元件(35)、以及驱动器(22、23、52、53)。所述第一电路(IV1、IV3)和所述第二电路(IV2、IV4)分别将第一节点(N1)和第二节点(N2)处的电压的反相电压施加至所述第二节点(N2)和所述第一节点(N1)。所述第一晶体管(31)被接通以将所述第一节点(N1)和第三节点耦合。所述第二晶体管(32)包括耦合至所述第一节点(N1)的栅极、漏极和源极。所述漏极和所述源极中的一个耦合至所述第三节点，并且另一个被供应第一控制电压(SCL1)。所述第一存储元件(35)包括耦合至所述第三节点的第一端和被供应第二控制电压(SCTRL)的第二端。所述第一存储元件(35)能够采取第一或第二电阻状态。所述驱动器(22、23、52、53)控制所述第一晶体管(31)的操作并且生成所述第一控制电压(SCL1)和所述第二控制电压(SCTRL)。
- 双精度模拟存储器单元及阵列-201980078991.6
- 吕志超;赵亮 - 合肥睿科微电子有限公司
- 2019-11-24 - 2022-08-09 - G11C14/00
- 提供双精度模拟存储器单元及阵列。在一些实施方式中，一种存储器单元包括：具有输入端和至少一个输出端的非易失性存储元件；以及具有多个输入端和输出端的易失性存储元件，该易失性存储元件的输出端连接至所述非易失性存储元件的输入端，该易失性存储元件包括：连接于第一电源和公共节点之间的第一晶体管；以及连接于第二电源和所述公共节点之间的第二晶体管，其中，所述公共节点连接至所述易失性存储元件的输出端，以及所述第一和第二晶体管的栅极连至所述易失性存储元件的所述多个输入端当中的相应的输入端。
- SOT-MRAM存储单元及SOT-MRAM存储器-201910228164.2
- 殷标;孟皓 - 中电海康集团有限公司;浙江驰拓科技有限公司
- 2019-03-25 - 2022-05-31 - G11C14/00
- 本发明提供一种SOT‑MRAM存储单元，包括：用于提供自旋轨道矩的重金属线、两个MTJ及其各自连接的二极管、双向选通器以及一个晶体管，所述重金属线的两端各自连接至一条位线，两个所述MTJ均位于所述重金属线的上表面，所述MTJ的自由层靠近所述重金属线而固定层远离所述重金属线，两个所述MTJ通过各自连接的二极管连接至所述晶体管的漏极，两个所述二极管的连接方向相反；所述双向选通器的一端与所述重金属线连接，连接点位于所述重金属线的两个所述MTJ之间的位置，所述双向选通器的另一端与所述晶体管的漏极连接；所述晶体管的栅极与字线连接，所述晶体管的源极与源线连接。本发明能够减小存储单元的面积，提高存储密度。
- 一种固件存储方法及系统-202210046120.X
- 赵昌磊 - 苏州浪潮智能科技有限公司
- 2022-01-14 - 2022-05-10 - G11C14/00
- 本发明提供了一种固件存储方法及系统，所述方法包括将工厂化固件烧写到硬盘nandflash存储的预设slot上，所述slot分成兵乓两部分；固件运行过程中，在满足预设的定时策略时，基于固件当前存储位置所属部分，将固件搬移至另一部分。本发明通过在nandflash上设置slot，且将slot分为乒乓两部分，并设置定时器，在固件运行时，对固件进行乒、乓两部分间的搬移操作，解决硬盘长时间不通电丢失数据的问题，有效降低了固件的丢失风险，且避免使用EEPRON等存储造成的复杂硬件设计，节省了成本。
- 存储装置和用于存储装置的操作方法-202110737259.4
- 崔相炫;徐荣德;卢羌镐 - 三星电子株式会社
- 2021-06-30 - 2022-02-22 - G11C14/00
- 提供了一种存储装置和用于该存储装置的操作方法。该存储装置通过从非易失性存储器的掉电保护(PLP)区域恢复导通单元计数(OCC)来执行读操作。非易失性存储器包括存储器块、缓冲存储器和控制器。缓冲存储器存储第一导通单元计数(OCC1)和第二导通单元计数(OCC2)，OCC1指示连接到参考字线的存储器单元当中的通过第一读电压导通的存储器单元的数量，OCC2指示连接到参考字线的存储器单元当中的通过第二读电压导通的存储器单元的数量。当存储装置中发生突然断电时，控制器将各个存储器块的OCC1存储在PLP区域中。
- 一种非易失性D触发器电路-202111321387.7
- 张凯丽;张德明;王佑;邓尔雅;赵巍胜 - 北京航空航天大学
- 2021-11-09 - 2022-01-28 - G11C14/00
- 本发明涉及一种非易失性D触发器电路。本发明采用锁存电路模块、自使能写电路模块、非易失性存储单元模块、读电路模块、多路复用器模块的架构模式形成的非易失性D触发器电路只有一种工作模式，因此本发明存在着控制时序简单的特点。并且在非易失性D触发器电路中设置自使能写电路模块和非易失性存储单元模块能够在降低能耗的同时，实现实时备份。
- 一种非易失型芯片的低电压报警电路及非易失型芯片-202023242440.8
- 黎永健;刘佳庆;蒋双泉 - 芯天下技术股份有限公司
- 2020-12-29 - 2021-08-27 - G11C14/00
- 本实用新型提供一种非易失型芯片的低电压报警电路及非易失型芯片，当检测到一个较高的电压点时使非易失型芯片退出编程和擦除操作，当检测到一个更低的电压点时，即配置寄存器和状态寄存器在电压出现不稳定甚至掉电时，只要在非易失型芯片重新上电后，从非易失型芯片内读取与非易失型芯片上一次退出操作前对应寄存器内存储的内容一致的内容，并将内容重新配置到配置寄存器和状态寄存器内，这样可以使得非易失型芯片再次执行操作时，配置寄存器和状态寄存器内的数据不会出错，保证非易失型芯片操作有效性；通过设置两个电压点的低电压检测，发生低电压报警时根据电压点的差别，分别作出不同行为，来保证非易失型芯片可靠性。
- 半导体电路和电子设备-201980054649.2
- 神田泰夫 - 索尼半导体解决方案公司
- 2019-08-08 - 2021-03-30 - G11C14/00
- 本公开的半导体电路设置有：第一电路，生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；第二电路，生成第二节点处的电压的反相电压，并将该反相电压施加到第一节点；第一存储元件，具有第一端子、第二端子和第三端子，并且通过依据在第一端子与第二端子之间流动的第一电流的方向将第二端子与第三端子之间的电阻状态设定为第一电阻状态或第二电阻状态来存储信息；第一晶体管，当处于导通状态时将第一节点耦接到第一存储元件的第三端子；以及第二晶体管，耦接到作为第一节点和第二节点中的一个的第一耦接节点，并基于第一耦接节点处的电压使第一电流流到第一存储元件的第二端子。
- 一种掉电保护电路、数据存储装置及掉电保护方法-202011103952.8
- 黄朝松 - 深圳安捷丽新技术有限公司
- 2020-10-15 - 2021-01-22 - G11C14/00
- 本申请涉及数据存储技术领域，提供了一种掉电保护电路、数据存储装置及掉电保护方法，通过电源检测电路实时监测固态驱动器的工作电压和电容管理电路获取储电电容的容量，使得电源控制电路根据储电电容的容量，控制输入电源对储电电容进行充电，并且判断当固态驱动器出现掉电时，触发掉电保护机制，以及结合储电电容的容量采取对应的存储模式将数据进行保存，由此保证了储电电容的电量的有效性，实现了对于数据的写入采取不同的策略，尽最大可能在有限的电容的容量情况下存入足够多的用户数据和数据页的转换表。
- 存储器胞与存储器胞阵列及其相关操作方法-201711122385.9
- 林俊宏 - 力旺电子股份有限公司
- 2017-11-14 - 2020-12-08 - G11C14/00
- 本发明为一种存储器胞与存储器胞阵列及其相关操作方法。该存储器胞包括：一锁存器、二反熔丝元件与二选择晶体管。锁存器连接于第一节点与第二节点，并接收第一电源电压与第二电源电压。锁存器根据致能线电压来被致能或者被禁能。第一反熔丝元件连接至第一节点与反熔丝控制线。第二反熔丝元件连接至第二节点与反熔丝控制线。第一选择晶体管的栅端连接至字线，第一漏源端连接至第一节点，第二漏源端连接至位线。第二选择晶体管的栅端连接至字线，第一漏源端连接至第二节点，第二漏源端连接至反相位线。
- 混合非易失性存储器结构及其方法-201710842744.1
- 骆志炯;王澍;金晓明 - 上海博维逻辑半导体技术有限公司
- 2017-09-18 - 2020-12-08 - G11C14/00
- 这里一般描述了用于包括多个SRAM缓冲器的混合非易失性存储器结构的技术。首先通过执行存取队列缓冲读/写操作，可以对非易失性读/写操作实现SRAM存取时间。SRAM缓冲器可以作为系统SRAM共享。在其他示例中，根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。混合非易失性存储器还可以包括用于存储非频繁改变的数据的正常块。
- 基于SRAM的存储器结构及其方法-201710843384.7
- 骆志炯;金晓明;王澍 - 上海博维逻辑半导体技术有限公司
- 2017-09-18 - 2020-12-08 - G11C14/00
- 这里总体上描述了用于基于静态随机存取存储器SRAM的存储器结构及其方法的技术，例如具有阵列SRAM和NVM的多位非易失性静态随机存取存储器nvSRAM、或SRAM缓冲的一次性可编程OTP存储器、RRAM或其他电阻RAM。
- 非易失性存储电路-201980015138.X
- 平贺启三 - 索尼半导体解决方案公司
- 2019-04-05 - 2020-12-01 - G11C14/00
- 本技术涉及一种非易失性存储电路，该非易失性存储电路在维持稳定写入的同时允许小型化和降低的功耗。该非易失性存储电路设置有：存储信息的易失性存储部；以及非易失性存储部，通过存储操作将所述易失性存储部中的信息写入所述非易失性存储部中，并且通过恢复操作经由与用于所述存储操作的存储路径不同的恢复路径，将信息从所述非易失性存储部读出到所述易失性存储部中，其中沿着所述存储路径配置的所有晶体管使其漏极连接在一起。本技术可以应用于NVDFF电路。
- 不带有板线的铁电存储器单元-201780073524.5
- T.闫 - 美国AUCMOS科技股份有限公司
- 2017-10-25 - 2020-11-24 - G11C14/00
- 一种铁电静态随机存取存储器(FeSRAM)单元，包括:(a)第一和第二交叉耦接反相器，连接在电源电压信号和接地参考电压信号之间，并且保持在第一和第二公共数据端子中以互补方式表示的数据信号；(b)第一和第二选择晶体管，分别耦接到交叉耦接反相器的第一和第二公共数据端子；以及(c)第一、第二、第三和第四铁电电容器，其中，第一和第二铁电电容器分别将第一公共数据端子耦接到电源电压信号和接地参考电压信号，并且其中第三和第四铁电电容器分别将第二公共数据端子耦接到电源电压信号和接地参考电压信号。
- 存储装置-201880083912.6
- 大贯达也;松崎隆德;加藤清;山崎舜平 - 株式会社半导体能源研究所
- 2018-12-13 - 2020-08-14 - G11C14/00
- 提供一种新颖的存储装置。本发明是一种包括配置为行列状的多个存储单元的存储装置，各存储单元包括晶体管及电容器。晶体管包括具有隔着半导体层彼此重叠的区域的第一栅极及第二栅极。存储装置具有以“写入模式”、“读出模式”、“刷新模式”及“NV模式”工作的功能。在“刷新模式”中，在读出存储单元所保持的数据之后，以第一时间将数据再次写入到该存储单元。在“NV模式”中，在读出存储单元所储存的数据之后，以第二时间将数据再次写入到该存储单元，然后对第二栅极供应将晶体管变为关闭状态的电位。通过以“NV模式”工作，即使停止向存储单元的供电，也可以长期间储存数据。可以将多值数据储存在存储单元中。
- 半导体电路和半导体电路系统-201880078732.9
- 周藤悠介 - 索尼半导体解决方案公司
- 2018-11-29 - 2020-07-24 - G11C14/00
- 半导体电路设有：第一电路，能够将第一节点的电压的反相电压施加到第二节点；第二电路，能够将第二节点的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到第三节点；第一存储器元件，包括连接到第三节点的第一端子和要被施加控制电压的第二端子；第二晶体管，包括要被施加第一电压的源极、连接到第三节点的漏极和连接到第一预定节点的栅极，所述第一预定节点是第一节点和第二节点中的一个；第三晶体管，包括要被施加第二电压的源极、连接到第三节点的漏极和连接到第二预定节点的栅极，所述第二预定节点是第一节点和第二节点中的另一个；和驱动器。
- 半导体电路和半导体电路系统-201880079053.3
- 周藤悠介 - 索尼半导体解决方案公司
- 2018-12-04 - 2020-07-17 - G11C14/00
- 该半导体电路设有：第一电路，能够将第一节点上的电压的反相电压施加到第二节点；第二电路，能够将第二节点上的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到与第一存储器元件连接的第三节点；第二晶体管，具有连接到第三节点的漏极和连接到第一预定节点的栅极；第三晶体管，包括连接到第三节点的漏极和连接到第二预定节点的栅极；第四晶体管，能够将第二节点连接到与第二存储器元件连接的第四节点；第五晶体管，包括连接到第四节点的漏极和连接到第二预定节点的栅极；以及第六晶体管，包括连接到第四节点的漏极和连接到第一预定节点的栅极。
- 一种半导体存储装置及计算机系统-201910278401.6
- 万胤岳;周介龙 - 无锡科技职业学院
- 2019-04-09 - 2020-07-03 - G11C14/00
- 本发明提供了一种半导体存储装置及计算机系统，该半导体存储装置通过系统总线与主机相连，包括易失性存储器、第一非易失性存储器、存储控制器，存储控制器响应于主机的电源信号和控制信号，并择一地与所述易失性存储器或第一非易失性存储器进行数据存取操作，以及与存储控制器相连的第二非易失性存储器，存储控制器根据主机的电源信号，并以电源状态数据的形式保存至所述第二非易失性存储器，存储控制器与主机之间设置内核旁路模块。在本发明中，可在计算机在正常关机时可将电源状态数据写入第二非易失性存储器中，避免频繁地向第一非易失性存储器中写入电源状态数据，从而显著地提高了半导体存储装置中第一非易失性存储器的使用寿命。
- 用于引导计算设备的机制以及可编程电路-201910132278.7
- Y·W·霍;T·L·洛;Y·F·李 - 英特尔公司
- 2019-02-22 - 2019-10-01 - G11C14/00
- 本文描述了用于引导计算设备的机制以及可编程电路。用于可编程电路的装置、系统或方法，用于促进处理器引导具有处理器的计算设备。可编程电路可包括非易失性存储以及存储在非易失性存储中的固件。固件可将可编程电路配置为耦合到可编程电路的存储器设备的存储器控制器，以促进处理器引导具有处理器、可编程电路和存储器设备的计算设备进入操作。也描述和要求保护其它实施例。
- 多位非易失性随机存取存储器单元-201680066177.9
- J.坦定甘;J.艾伦;D.斯蒂尔;J.阿肖克库马尔 - 赛普拉斯半导体公司
- 2016-10-24 - 2019-09-13 - G11C14/00
- 公开了多位非易失性随机存取存储器单元。该多位非易失性随机存取存储器单元可以包括易失性存储元件和非易失性存储电路。该非易失性存储电路可以包括连接到易失性存储元件的数据真值(DT)节点的至少一个第一通路晶体管和连接到易失性存储元件的数据补码(DC)节点的至少一个第二通路晶体管。该非易失性存储电路还可以包括多个非易失性存储元件。每个非易失性存储元件可以被配置为选择性地可经由该至少一个第一通路晶体管连接到易失性存储元件的DT节点，并且选择性地可经由该至少一个第二通路晶体管连接到易失性存储元件的DC节点，允许多位非易失性随机存取存储器单元每单元存储/调回多于一个数据位。
- 基于闪存的固态驱动器中的保持感知块映射-201811376213.9
- 蔡宇;内维·库马尔;哈曼·巴蒂亚;张帆 - 爱思开海力士有限公司
- 2018-11-19 - 2019-07-16 - G11C14/00
- 本发明描述了一种用于分析非暂时性存储器(例如，闪速存储器管芯)中的存储块以确定其保持能力并基于保持为其分配标签的技术。超级块(SB)可以由位于不同管芯中的、具有相同标签的物理块形成。如同通常的情况，当所存储数据的更新频率不均匀时，所公开的系统和方法提高了存储效率。此外，所公开的实施例提高了固态驱动器(SSD)的可靠性，并且降低了数据清除频率和由于周期性清除导致的写入放大。存储系统可以包括被配置为获取多个存储块的预期保持时间的控制器。控制器可以基于保持时间将块划分为超级块。各个超级块与超级块保持时间范围有关联，并且包含具有在保持时间范围内的预期存储保持时间的存储块。
- 一种提高速度和保持数据时间的存储器-201811626289.2
- 景蔚亮;钱星宇;陈邦明 - 上海新储集成电路有限公司
- 2018-12-28 - 2019-05-10 - G11C14/00
- 本发明涉及半导体存储器技术领域，尤其涉及一种提高速度和保持数据时间的存储器，其中包括：一嵌入式动态随机存储器，一非易失性存储器；嵌入式动态随机存储器与非易失性存储器连接，嵌入式动态随机存储器和非易失性存储器分别与一外部处理器连接；外部处理器对嵌入式动态随机存储器进行写数据操作，对非易失性存储器进行读数据操作，嵌入式动态随机存储器将数据转移至非易失性存储器中保存；嵌入式动态随机存储器利用绝缘体上硅工艺结合背栅调控技术以提高嵌入式动态随机存储器的读写数据速度与保持数据时间。上述技术方案的有益效果：很好的解决了存储器中晶体管漏电问题，同时又保证了存储器的读写速度和数据保持时间。
- 闪存路径中的耐高速、高电压的电路-201680004513.7
- 波格丹·乔盖斯库;克里斯堤涅·松特;维贾伊·拉加万 - 赛普拉斯半导体公司
- 2016-02-18 - 2018-12-25 - G11C14/00
- 电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。
- 一种可编程电路-201610353499.3
- 王钊 - 无锡中感微电子股份有限公司
- 2016-05-25 - 2018-12-18 - G11C14/00
- 本申请提供了一种可编程电路，包括：可编程单元，其具有编程输入端，编程控制单元，其具有编程控制输入端和编程控制输出端，所述编程控制输出端与所述编程输入端相连，所述编程控制输入端接收编程控制信号，读取单元，其具有读取检测端，所述读取检测端与所述编程输入端相连，静电保护电路，在编程控制信号有效时，所述静电保护电路与所述编程输入端断开；在编程控制信号无效时，所述静电保护电路与所述编程输入端相连。采用本申请所提供的方案可以增强可编程电路的抗静电能力。
- 专利分类
