“J·L·麦科勒姆”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]用于对电阻随机存取存储器设备进行编程的电路和方法-CN201880051498.0有效
发明人： J·L·麦科勒姆 -专利权人：美高森美SOC公司
申请日： 2018-07-17 - 公布日： 2023-10-03 - 主分类号： G11C13/00 文献下载
摘要：本发明提供了一种用于对包括与存取晶体管串联连接的ReRAM设备的ReRAM单元进行编程的方法，该方法包括：通过将存取晶体管配置为共源极配置的编程电势来偏置ReRAM单元；以及向存取晶体管的栅极施加至少一个编程电压脉冲，该编程电压脉冲的量值被选择为将编程电流限制为预选值。
用于电阻随机存取存储器设备进行编程电路方法

[发明专利]混合配置存储器单元-CN201980010057.0有效
发明人： J·L·麦科勒姆;J·W·格林 -专利权人：美高森美SOC公司
申请日： 2019-01-19 - 公布日： 2023-09-05 - 主分类号： G11C14/00 文献下载
摘要：一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及可编程只读存储器(PROM)部分，其耦接至该锁存部分的互补输出节点中的一者，该PROM部分包括可编程可擦除ReRAM器件。
混合配置存储器单元

[发明专利]容错存储器阵列和在存储器阵列中执行错误校正的方法-CN201980099620.6有效
发明人： J·L·麦科勒姆 -专利权人：微芯片技术股份有限公司
申请日： 2019-11-08 - 公布日： 2023-04-07 - 主分类号： G11C29/00 文献下载
摘要：一种用于向存储器阵列提供错误校正的方法，该方法包括：对于存储在存储器阵列(12)的数据存储器部分中具有至少一个位错误的每个存储器字，在错误PROM(24)中存储识别该数据存储器部分中的数据字的存储器地址的错误数据、每个位错误的位位置以及每个位错误的正确位数据；监测呈现给该数据PROM的存储器地址，如果呈现给该数据存储器部分的存储器地址是所识别的存储器地址，则从该错误PROM(24)中读取每个位错误的该位位置和每个位错误的该正确位数据；以及将该正确位数据替换到从该数据存储器部分读取数据的读出放大器(16)的每个所识别的位位置。计数器(42)用于对数据字中的多个位错误进行解码，这允许针对该数据字中的每个位错误在该PROM读取解码器区部(30)中编程单独的条目。
容错存储器阵列执行错误校正方法

[发明专利]包括用于编程时间缩减的低电流预编程的RERAM编程方法-CN201980095010.9有效
发明人：薛丰良;F·扎维;V·恩古延;J·L·麦科勒姆 -专利权人：微芯片技术股份有限公司
申请日： 2019-07-23 - 公布日： 2022-12-27 - 主分类号： G11C13/00 文献下载
摘要：一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，包括在第一时间段内使第一电流通过ReRAM器件，第一电流被选择成形成通过ReRAM器件的泄漏路径，以及在使第一电流通过ReRAM器件之后，在短于第一时间段的第二时间段内使第二电流通过ReRAM器件，第二电流被选择成形成通过穿过ReRAM器件的泄漏路径的具有期望电阻的电流路径。
包括用于编程时间缩减电流预编 reram 方法

[发明专利]在编程和擦除期间限流的金属细丝RERAM单元-CN201980097734.7有效
发明人： J·L·麦科勒姆;薛丰良 -专利权人：微芯片技术股份有限公司
申请日： 2019-09-24 - 公布日： 2022-09-13 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种ReRAM存储器单元，该ReRAM存储器单元包括ReRAM元件；编程电路，该编程电路耦接到该ReRAM元件并且限定该ReRAM存储器单元中的编程电路路径；以及擦除电路，该擦除电路耦接到该ReRAM元件并且限定该ReRAM存储器单元中的擦除电路路径。该编程电路路径与该擦除电路路径分开。
编程擦除期间限流金属细丝 reram 单元

[发明专利]低漏泄ReRAM FPGA配置单元-CN201680075514.0有效
发明人： J·L·麦科勒姆;E·Z·汉迪 -专利权人：美高森美SOC公司
申请日： 2016-12-15 - 公布日： 2022-01-25 - 主分类号： G11C13/00 文献下载
摘要：一种低漏泄电阻式随机存取存储器单元包括互补的位线对和开关节点。第一ReRAM器件连接到位线中的第一位线。p沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。第二ReRAM器件连接到位线中的第二位线。n沟道晶体管具有连接到ReRAM器件的源极、连接到开关节点的漏极、以及连接到偏置电势的栅极。
漏泄 reram fpga 配置单元

[发明专利]具有双字线控制的ReRAM存储器单元-CN201980095051.8在审
发明人： V·恩古延;F·扎维;J·L·麦科勒姆;薛丰良 -专利权人：微芯片技术股份有限公司
申请日： 2019-07-23 - 公布日： 2021-11-19 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种ReRAM存储器单元，该ReRAM存储器单元包括ReRAM装置，该ReRAM装置包括设置在第一离子源电极和第二电极之间的固体电解质层；和选择电路，该选择电路包括与ReRAM装置串联连接的两个串联连接的选择晶体管，该两个串联连接的选择晶体管中的每个选择晶体管具有连接到单独控制线的栅极。
具有双字线控制 reram 存储器单元

[发明专利]单事件干扰稳定的存储器单元-CN201980093382.8在审
发明人：薛丰良;F·扎维;P·辛加拉朱;V·恩古延;J·L·麦科勒姆;V·赫克特 -专利权人：美高森美SOC公司
申请日： 2019-07-23 - 公布日： 2021-11-02 - 主分类号： G11C11/412 文献下载
摘要：单事件干扰(SEU)稳定的存储器单元包括：锁存器部分，该锁存器部分包括交叉耦合的锁存器；以及该锁存器部分中的至少一个交叉耦合电路路径，该至少一个交叉耦合电路路径包括串联连接的第一对竖直电阻器。
事件干扰稳定存储器单元

[发明专利]用于将模拟神经网与FPGA路由组合在单片集成电路中的装置和方法-CN201980089143.5在审
发明人： J·L·麦科勒姆;J·W·格林;G·W·巴克 -专利权人：美高森美SOC公司
申请日： 2019-07-23 - 公布日： 2021-09-07 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种用户可编程集成电路，该用户可编程集成电路包括用户可编程路由网络，该用户可编程路由网络包括能够由用户可编程元件选择性地彼此耦接的多个互连导体。多个矩阵矢量乘法器，每个矩阵矢量乘法器具有多条字线，每条字线耦接到用户可编程路由网络的互连导体中的一个互连导体中的不同的第一互连导体，字线与多条求和位线形成相交，每个相交处的可编程Vt晶体管具有连接到相交字线的栅极、连接到固定电势的源极和连接到相交求和位线的漏极。电荷‑脉冲宽度转换器电路与矩阵矢量乘法器中的每一个矩阵矢量乘法器相关联，每个矩阵矢量乘法器具有耦接到求和位线中的一条求和位线的输入，以及耦接到用户可编程路由网络的互连导体中的不同的第二互连导体的脉冲输出。
用于模拟神经 fpga 路由组合单片集成电路中的装置方法

[发明专利]具有三个晶体管和两个电阻式存储器元件的电阻式随机存取存储器单元-CN201780060161.1有效
发明人： J·L·麦科勒姆;V·赫克特 -专利权人：美高森美SOC公司
申请日： 2017-05-09 - 公布日： 2021-05-11 - 主分类号： G11C13/00 文献下载
摘要：一种ReRAM单元阵列具有行和列，并且包括用于每一行的第一和第二互补位线，用于每一列的第一、第二和第三字线以及用于每一行的源极位线。位于每一行和每一列的ReRAM单元包括：第一电阻式存储器元件，其第一端连接到其行的第一互补位线；p沟道晶体管，其源极连接到第一电阻式存储器元件的第二端、其漏极连接到开关节点、其栅极连接到其列的第一字线；第二电阻式存储器元件，其第一端连接到其行的第二互补位线；n沟道晶体管，其源极连接到所述第二电阻式存储器元件的第二端、其漏极连接到所述开关节点、其栅极连接到其列的第二字线；以及编程晶体管，具有连接到开关节点的漏极、连接到其行的源极位线的源极以及连接到其列的第三字线的栅极。
具有三个晶体管两个电阻存储器元件随机存取存储器单元

[发明专利]电阻式随机存取存储器单元-CN201780075505.6有效
发明人： J·L·麦科勒姆 -专利权人：美高森美SOC公司
申请日： 2017-11-21 - 公布日： 2021-04-30 - 主分类号： H01L27/24 文献下载
摘要：本发明提供了一种电阻式随机存取存储器单元，该电阻式随机存取存储器单元包括三个电阻式随机存取存储器装置(102，104，106)，每个电阻式随机存取存储器装置均具有离子源层(156，166，186)和固体电解质层(154，164，188)。第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层均彼此相邻。第三电阻式随机存取存储器装置与第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接。
电阻随机存取存储器单元

[发明专利]用于电阻式随机存取存储器阵列的电路和布局-CN201980038713.8在审
发明人： J·L·麦科勒姆 -专利权人：美高森美SOC公司
申请日： 2019-04-16 - 公布日： 2021-02-09 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种ReRAM存储器阵列，该ReRAM存储器阵列包括ReRAM单元的行和列。该阵列的行和列中的每个ReRAM单元包括ReRAM器件，该ReRAM器件具有耦接到与该阵列的包含该ReRAM器件的行相关联的偏置线的离子源端。第一晶体管耦接在该ReRAM器件的固体电解质端和与该阵列的包含该ReRAM单元的列相关联的位线之间。该第一晶体管具有耦接到与包含该ReRAM单元的行相关联的第一字线的栅极。第二晶体管耦接在该ReRAM器件的固体电解质端和与该阵列的包含该ReRAM单元的列相关联的位线之间。该第二晶体管具有耦接到与包含该ReRAM单元的行相关联的第二字线的栅极。
用于电阻随机存取存储器阵列电路布局

[发明专利]用于每列具有两个位线的电阻式随机存取存储器阵列的电路和布局-CN201980040813.4在审
发明人： J·L·麦科勒姆 -专利权人：美高森美SOC公司
申请日： 2019-04-16 - 公布日： 2021-01-29 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种用于包括ReRAM单元的行和列的ReRAM存储器单元阵列的布局，每个ReRAM单元位于所述ReRAM单元的行和列中。每个ReRAM单元包括ReRAM器件。第一晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第一位线之间。该第一晶体管具有耦接到与包含该ReRAM单元的行相关联的第一字线的栅极。第二晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第二位线之间。该第二晶体管具有耦接到与包含该ReRAM单元的行相关联的第二字线的栅极。
用于具有个位电阻随机存取存储器阵列电路布局

[发明专利]SEU抑制SRAM单元-CN201980008563.6在审
发明人： V·赫克特;J·L·麦科勒姆 -专利权人：美高森美SOC公司
申请日： 2019-01-19 - 公布日： 2020-08-28 - 主分类号： G11C11/412 文献下载
摘要：静态随机存取存储器(SRAM)单元包括具有输入和输出的非反相逻辑元件。垂直电阻器反馈装置连接在非反相逻辑元件的输出和输入之间。
seu 抑制 sram 单元

[发明专利]基于紧凑ReRAM的FPGA-CN201680015229.X有效
发明人： J·L·麦科勒姆;F·扎维 -专利权人：美高森美SOC公司
申请日： 2016-01-29 - 公布日： 2019-12-24 - 主分类号： H03K19/177 文献下载
摘要：一种推挽电阻随机存取存储器单元电路，包括输出节点、字线、以及第一和第二位线。第一电阻随机存取存储器设备连接在第一位线与输出节点之间，而第二电阻随机存取存储器设备连接在输出节点与第二位线之间。第一编程晶体管具有连接至字线的栅极、连接至输出节点的漏极、以及源极。第二编程晶体管具有连接至字线的栅极、连接至第一编程晶体管的源极的漏极、以及源极。第一和第二编程晶体管具有相同的间距、相同的沟道长度、以及相同的栅极电介质厚度，该栅极电介质厚度被选择成耐受在推挽ReRAM单元电路的操作期间遭遇的编程和擦除电势。
基于紧凑 reram fpga

1
2
下一页»
尾页
共 17 条