[发明专利]一种多极式蜂窝电子晶体管结构有效
| 申请号： | 201910676388.X | 申请日： | 2019-07-25 |
| 公开（公告）号： | CN110335897B | 公开（公告）日： | 2020-08-25 |
| 发明（设计）人： | 杨涛;方朝阳;阳文静 | 申请（专利权）人： | 江西师范大学 |
| 主分类号： | H01L29/76 | 分类号： | H01L29/76 |
| 代理公司： | 北京科亿知识产权代理事务所(普通合伙) 11350 | 代理人： | 汤东凤 |
| 地址： | 330022 江西省*** | 国省代码： | 江西;36 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多极式蜂窝电子晶体管结构，涉及电子晶体管技术领域。本发明包括若干电子晶体管本体，电子晶体管本体为正六边形结构，若干电子晶体管本体组成蜂窝状结构，电子晶体管本体中心部设有一核心通道，两电子晶体管本体侧边连接处刻蚀有边通道，边通道为无阻型边通道或阶梯受阻型边通道或次强电穿透型边通道或强电穿透型边通道。本发明通过设计蜂窝结构的电子晶体管，丰富了晶体管的逻辑应用能力，强化了集成电路的漏致势垒和电路稳定性，同时电子晶体管本体的六个边通道的电荷位置和电荷属性的排列组合可形成多种信号状态，承载更多的数据计算和存储，解决了现有的电子晶体管结构的逻辑应用能力和电路稳定性不足的问题。 | ||
| 搜索关键词： | 一种 多极 蜂窝 电子 晶体管 结构 | ||
【主权项】：
1.一种多极式蜂窝电子晶体管结构，其特征在于：包括若干电子晶体管本体(1)，所述电子晶体管本体(1)为正六边形结构，若干所述电子晶体管本体(1)组成蜂窝状结构；所述电子晶体管本体(1)中心部设有一核心通道(101)，两所述电子晶体管本体(1)侧边连接处刻蚀有边通道(2)；所述边通道(2)为无阻型边通道或阶梯受阻型边通道或次强电穿透型边通道或强电穿透型边通道；所述无阻型边通道包括硅晶壁(201)，所述硅晶壁(201)内开设有第一刻槽(202)，所述第一刻槽(202)上开设有一组第二刻槽(203)，所述第一刻槽(202)内且位于一组第二刻槽(203)之间的位置设有电荷测量微晶体管(204)；所述阶梯受阻型边通道、次强电穿透型边通道和强电穿透型边通道的结构特征均与无阻型边通道的结构特征相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江西师范大学，未经江西师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910676388.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 量子组件-202280020863.8
- M·德斯贾丁;W·罗格朗;Q·沙弗贝克 - C12量子电子公司
- 2022-03-11 - 2023-10-27 - H01L29/76
- 本发明涉及一种量子组件，所述量子组件包括：·基底(6)；·两个悬浮电极(4)；·多个栅极(1,2,3)，所述多个栅极设置在所述两个悬浮电极之间，所述两个悬浮电极相对于栅极凸出；·至少一个纳米物体元件(8)，特别是纳米线或纳米管，其悬浮在所述两个悬浮电极之间，所述至少一个纳米物体元件位于栅极上方，该量子组件的电极包括：多个低频栅极(1,2)，所述多个低频栅极用于在纳米物体元件中限定静电势，以使得在纳米物体元件中形成至少两个量子点；·至少一个微波栅极(3)；以及·其中，至少一个电极包括磁性材料，优选铁磁性材料，并且被配置为在纳米物体元件的空间范围内向纳米物体元件施加非均匀磁场。
- 一种二维同质结型逻辑反相器及其制备方法-202310174922.3
- 张跃;卫孝福;张铮;张先坤;于慧慧;高丽;洪孟羽;都娴 - 北京科技大学
- 2023-02-28 - 2023-05-30 - H01L29/76
- 本发明公开了一种二维同质结型逻辑反相器及其制备方法，包括：绝缘衬底、第一电极组、介电层、二维半导体层和第二电极组；基于二维半导体层、介电层、第一电极组形成所述悬空沟道区域，其中，悬空沟道区域用于抑制静态电流；第一电极组包括：输出电极和输入电极，介电层包括：第一介电层和第二介电层，第二电极组包括：驱动电极和接地电极。本发明制备的同质结型逻辑反相器制备方法简便可行，具有普适性，能够有效抑制了逻辑反相器运行时静态电流的上升，从而降低功耗，并且能够提高逻辑反相器的工作寿命和服役稳定性。
- 用于P-N双模态功率器件的集成高侧驱动器-201780013164.X
- Y·张;S·P·彭德哈卡;P·L·霍沃;S·吉姆班科;F·马里诺;S·斯瑞达 - 德克萨斯仪器股份有限公司
- 2017-03-13 - 2023-01-24 - H01L29/76
- 在所描述的示例中，一种集成电路芯片(102)包括双模态功率N‑P‑横向扩散金属氧化物半导体(LDMOS)器件(104)和电平移位器(108)，该双模态功率N‑P‑横向扩散金属氧化物半导体(LDMOS)器件(104)具有经耦合以接收输入信号(IN)的N‑栅极(G
- 单电子晶体管-201680089487.2
- H.C.乔治 - 英特尔公司
- 2016-09-24 - 2022-09-13 - H01L29/76
- 本文公开了单电子晶体管（SET）器件以及相关方法和设备。在一些实施例中，一种SET器件可包括：第一和第二源极/漏极（S/D）电极，其被分别布置在第一绝缘支撑件的侧面上和第二绝缘支撑件的侧面上；岛，其被布置在第一和第二S/D电极之间并且延伸到第一和第二绝缘支撑件之间的区域中。在一些实施例中，一种SET器件可包括：第一和第二S/D电极，其被布置在基体上；岛，其被布置在第一和第二S/D电极之间的区域中；第一和第二电介质部分，其被分别布置在所述岛与第一和第二S/D电极之间；以及第三电介质部分，其被布置在所述基体和所述岛之间。
- 用于量子信息处理器的处理器元件-202080036480.0
- 迈克尔·福加蒂;马修·肖曼斯;约翰·莫顿 - 量子运动科技有限公司
- 2020-05-12 - 2021-12-24 - H01L29/76
- 在此公开了处理器元件。处理器原件包括硅层。处理器元件还包括设置在所述硅层上并与所述硅层形成接口的介电层。处理器元件还包括与所述介电层接触的导电通孔，该导电通孔包括具有最靠近介电层的接口端和远端的金属部分。导电通孔的所述金属部分的接口端的横截面积小于或等于100nm乘以100nm。在使用时，向导电通孔的远端施加偏置电位使得在介电层和硅层之间的接口处感应出量子点，该量子点用于将一个或多个电子或空穴限制在硅层中。在此还公开了方法。
- 用于量子信息处理器的处理器元件-202080036335.2
- 迈克尔·福加蒂;马修·肖曼斯;约翰·莫顿 - 量子运动科技有限公司
- 2020-05-12 - 2021-12-21 - H01L29/76
- 本文中描述了处理器元件。处理器元件包括硅层。处理器元件进一步包括一个或更多个导电电极。处理器元件进一步包括具有非均匀厚度的介电材料，介电材料至少设置在硅层和一个或更多个导电电极之间。在使用中，当向导电电极中的一个或更多个导电电极施加偏压电势时，一个或更多个导电电极的定位和介电材料的非均匀厚度一起限定电场分布，以在硅层和介电层之间的界面处诱导量子点。本文还描述了方法。
- 一种自支撑衬底上的GaN基热电子晶体管及其制备方法-202110864585.1
- 马晓华;祝杰杰;张颖聪;王鹏飞;宓珉瀚;郝跃 - 西安电子科技大学
- 2021-07-29 - 2021-12-03 - H01L29/76
- 本发明涉及一种自支撑衬底上的GaN基热电子晶体管及其制备方法，GaN基热电子晶体管包括：集电极、n+GaN自支撑衬底、Al
- 一种集电极上置的氮化镓热电子晶体管器件及其制备方法-202110866209.6
- 祝杰杰;马晓华;赵旭;张颖聪;杨凌;郝跃 - 西安电子科技大学
- 2021-07-29 - 2021-12-03 - H01L29/76
- 本发明涉及一种集电极上置的氮化镓热电子晶体管器件及其制备方法，该氮化镓热电子晶体管器件包括：GaN自支撑衬底、n+GaN层、Al
- 基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用-202110912113.9
- 李子昂;陈敏瑞;韩民 - 南京大学
- 2021-08-10 - 2021-11-16 - H01L29/76
- 本发明公开了基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用，所述场效应晶体管以高分子聚合物薄膜为基底，纳米粒子点阵为导电沟道，并通过栅极电压的改变调控纳米粒子点阵中的库仑阻塞作用，从而调控纳米粒子点阵两侧电极之间的电流，实现柔性场效应晶体管的功能。与现有技术相比，本发明具有以下优点：(1)能够通过栅极电压调控金属纳米粒子点阵隧穿电导，因此可以灵敏地响应栅极电压对源漏极电流的影响；(2)具有体积小、能耗低、低噪声、高柔性的优点；(3)具有很高的灵敏度，结构简单，成本低，能够模块化制备与封装，可用于柔性集成电路，微电极系统等多种领域。
- 利用堆栈的垂直装置的微电子装置-201980074877.6
- J.皮尔;A.弗里施;T.沃纳;R.索特;D.温德尔 - 国际商业机器公司
- 2019-10-22 - 2021-06-22 - H01L29/76
- 实施例可以包括微电子器件。微电子器件可以包括垂直堆叠并且串联连接的第一对晶体管。第一对晶体管中的每个晶体管是相同类型的。微电子器件可以包括并联连接的第二对晶体管。第二对晶体管是与第一对晶体管不同的类型。第一对晶体管和第二对晶体管被布置为基本上垂直于多个层。
- 一种多极式蜂窝电子晶体管结构-201910676388.X
- 杨涛;方朝阳;阳文静 - 江西师范大学
- 2019-07-25 - 2020-08-25 - H01L29/76
- 本发明公开了一种多极式蜂窝电子晶体管结构，涉及电子晶体管技术领域。本发明包括若干电子晶体管本体，电子晶体管本体为正六边形结构，若干电子晶体管本体组成蜂窝状结构，电子晶体管本体中心部设有一核心通道，两电子晶体管本体侧边连接处刻蚀有边通道，边通道为无阻型边通道或阶梯受阻型边通道或次强电穿透型边通道或强电穿透型边通道。本发明通过设计蜂窝结构的电子晶体管，丰富了晶体管的逻辑应用能力，强化了集成电路的漏致势垒和电路稳定性，同时电子晶体管本体的六个边通道的电荷位置和电荷属性的排列组合可形成多种信号状态，承载更多的数据计算和存储，解决了现有的电子晶体管结构的逻辑应用能力和电路稳定性不足的问题。
- 平面微波谐振器电路的微制造的空气桥-201780094198.6
- V·阿迪加;M·布林克 - 国际商业机器公司
- 2017-11-29 - 2020-04-24 - H01L29/76
- 一种用于平面微波谐振器电路的微型空气桥的制造方法，包括在基础材料表面上沉积超导膜，其中超导膜形成有压缩应力，其中压缩应力高于定义结构的临界弯曲应力，蚀刻超导膜的暴露区域，从而形成至少一个桥，蚀刻基础材料，从而在至少一个桥和基础材料之间形成间隙，在超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线。其中，至少一条金属线在桥下面延伸。
- 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法-201810116375.2
- 何荧峰;郑新和;彭铭曾;卫会云;刘三姐;李美玲;宋祎萌;仇鹏;安运来;王瑾 - 北京科技大学
- 2018-02-06 - 2019-02-26 - H01L29/76
- 本发明提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法，属于半导体器件技术领域。该方法首先在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层，并在异质结上通过光刻技术生长电极；用离子刻蚀技术进行器件绝缘化；转移石墨烯至异质结表面作为基区，通过光刻技术形成基区电极；最后使用PEALD在石墨烯上生长GaN薄膜作为第二势垒层，并在表面形成金属集电区。本发明通过使用PEALD在石墨烯上沉积GaN作为第二势垒层，将石墨烯与GaN基宽禁带半导体材料相结合，发挥两种材料体系的优势，有效提升了热电子晶体管的性能，缩小器件尺寸。该方法热预算低，对石墨烯造成的损伤小，有效避免了器件在生产过程中造成的损伤。
- 具有均匀图案排列的纳米颗粒的单电子晶体管及其制造方法-201410080333.X
- 金俊亨;李荣根;刘鸿;金泰熙 - SK新技术株式会社
- 2014-03-06 - 2019-01-25 - H01L29/76
- 本发明关于一种单电子晶体管及其制造方法。该单电子晶体管包括：沟道区域，其包括形成于基板上的连接体及由结合至该连接体的金属离子所生长的金属纳米颗粒；配置于该沟道区域一端的源极区域；配置于该沟道区域另一端而与该源极区域对立的漏极区域；和耦合至该沟道区域且用以控制沟道区域中的电荷迁移的栅极，其中在该沟道区域中，多个金属纳米颗粒具有均匀图案排列。
- 有源发光二极管模块-201380008594.4
- 布拉德利·S·奥拉韦 - 尼斯迪格瑞科技环球公司
- 2013-01-25 - 2017-03-15 - H01L29/76
- 本发明揭示LED模块，其具有与LED串联的控制MOSFET或其它晶体管。在一个实施例中，MOSFET晶片接合到LED晶片且经单件化以形成具有与单个LED相同的占据面积的数千个有源三端子LED模块。尽管红光、绿光及蓝光LED具有不同的正向电压，RGB模块可并联连接且其控制电压以60Hz或更大Hz交错以产生单一感知色彩，例如白色。所述RGB模块可连接于面板中以用于通用照明或彩色显示器。面板中的单个电介质层可囊封所有所述RGB模块，以形成紧凑且价廉的面板。描述用于彩色显示器及照明面板两者的各种寻址技术。描述用于减小所述LED对输入电压的变化的敏感度的各种电路。
- 阱电阻结构及其制造方法及绝缘体上硅器件-201410407727.1
- 王蛟;宋华;杨欢 - 无锡华润上华半导体有限公司
- 2014-08-18 - 2016-03-30 - H01L29/76
- 本发明涉及一种阱电阻结构，包括绝缘层和绝缘层上的有源区，所述有源区包括阱区，所述有源区还包括向下延伸至所述绝缘层的沟槽隔离结构，所述沟槽隔离结构在横向上将所述阱区包围、在竖向上使所述阱区被分隔开；所述阱电阻结构还包括设于阱区上并与阱区接触的金属触点。本发明还涉及一种阱电阻结构的制造方法，及一种绝缘体上硅器件。本发明通过在有源区区域内形成沟槽隔离结构，使得阱区在横向上被沟槽隔离结构所阻挡，不会形成多数载流子的横向扩散，因此可以得到电阻值较准确的阱电阻。
- 具有高K电介质和金属栅的非易失性存储器单元-201280038547.X
- A.科托夫;C-S.苏 - 硅存储技术公司
- 2012-07-27 - 2014-04-23 - H01L29/76
- 一种非易失性存储器，包括第一导电类型的衬底，在其中形成的第二导电类型的第一和第二分隔开的区，在其间的沟道区。多晶硅金属栅字线被设置在沟道区的第一部分的上方并通过高K电介质层与其分隔开。字线的金属部分紧密地邻近于高K电介质层。多晶硅浮栅紧密地邻近于字线并与其分隔开，并且被设置在沟道区的另一部分的上方并与其绝缘。多晶硅耦合栅被设置在浮栅的上方并与其绝缘。多晶硅擦除栅被设置在浮栅的另一侧并与其绝缘，被设置在第二区的上方并与其绝缘，并且紧密地邻近于耦合栅的另一侧但与其分隔开。
- 硅基单电子晶体管结构及其制备方法-201310739670.0
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-12-27 - 2014-03-26 - H01L29/76
- 本发明涉及一种硅基单电子晶体管结构，包括：SOI衬底；源极、漏极与控制栅极，分别形成于衬底上；硅鳍结构或硅纳米线，形成于衬底上，其两端分别连接源极、漏极；分立栅极，包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。其同时具有场效应晶体管和单电子晶体管的功能，且其制备工艺可与现有的CMOS工艺兼容。
- 单电子晶体管核心结构制备方法及单电子晶体管核心结构-201210237333.7
- 王强斌;陈中 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2012-07-10 - 2014-01-29 - H01L29/76
- 本发明公开了单电子晶体管核心结构的制备方法及单电子晶体管核心结构。该方法包括以下步骤：构建二维DNA基底；用单链DNA对纳米颗粒进行修饰，并用与修饰纳米颗粒的单链DNA不同的单链DNA对第一金纳米棒、第二金纳米棒和第三金纳米棒进行修饰；将经单链DNA修饰过的第一金纳米棒、第二金纳米棒、第三金纳米棒和纳米颗粒与二维DNA基底进行杂交，从而形成单电子晶体管核心结构，其中，二维DNA基底上连接有伸出二维DNA基底平面的与修饰纳米颗粒、第一金纳米棒、第二金纳米棒和第三金纳米棒的单链DNA互补的单链DNA探针，与修饰第一金纳米棒、第二金纳米棒和第三金纳米棒中的一个金纳米棒的单链DNA互补的单链DNA探针是在二维DNA基底上成直线排列的多条单链DNA探针。
- 基于半导体纳米结构的晶体管器件及其制备方法-201310525012.1
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-10-30 - 2014-01-22 - H01L29/76
- 本发明公开了一种基于一维半导体纳米结构的晶体管器件，包括：Si/SiO2衬底；源极和漏极，形成于所述衬底上；一维的半导体纳米结构，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构。本发明的晶体管器件能够根据施加于分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。
- 电子器件和系统，以及用于该电子器件和系统的制造和使用方法-201180019710.3
- 斯科特·E·汤姆森;达莫代尔·R·图马拉帕利 - 苏沃塔公司
- 2011-02-17 - 2012-12-26 - H01L29/76
- 本发明提供了一系列新的结构和方法以减少宽阵列的电子器件和系统的功耗。这些结构和方法中的一些可以大部分通过重新使用块CMOS工艺流程和制造技术来实施，允许半导体工业以及更广泛的电子工业避免昂贵地且有风险地切换到替换技术。如将要讨论的，这些结构和方法中的一些涉及深度耗尽沟道设计(DDC)设计，允许CMOS基器件相比于传统的块CMOS具有减小的σVT，并且能够允许在沟道区域中具有掺杂剂的FET的阈值电压VT被更精确地设定。DDC设计与传统的块CMOS晶体管相比还具有强体效应，其允许对DDC晶体管中的功耗进行重要的动态控制。
- Fin-Fet非易失性存储单元以及阵列和制造方法-201080039988.2
- Y.W.胡;P.滕塔苏德 - 硅存储技术公司
- 2010-08-31 - 2012-05-30 - H01L29/76
- 一种非易失性存储单元具有衬底层，在衬底层上具有第一导电性类型的鳍形半导体部件。鳍形部件具有第二导电性类型的第一区域和与第一区域间隔开的第二导电性类型的第二区域，沟道区在第一区域与第二区域之间延伸。鳍形部件具有在第一区域与第二区域之间的两个侧表面和顶表面。字线邻近于第一区域且被电容地耦合到沟道区的第一部分的顶表面和两个侧表面。浮置栅极邻近于字线且被与顶表面绝缘，并被电容地耦合到沟道区的第二部分的两个侧表面。
- ALD系统和方法-201080018411.3
- 埃里克·W·德贡斯;加内什·M·孙达拉姆;罗杰·R·库蒂;吉尔·斯文亚·贝克 - 剑桥纳米科技公司
- 2010-02-26 - 2012-04-11 - H01L29/76
- 一种配置为双室“塔”的气体沉积系统(1000)，其包括用于支撑相互垂直的两个反应室组合件的框架(1140)。每个反应室组合件(3000)均包括环绕中空室(3070)的外壁组合件，所述中空室的尺寸为容纳穿过装载口的单个4.5代(GEN 4.5)玻璃板衬底。所述衬底水平设置在中空室(3070)中，并且室组合件(3000)包括设置在中空室(3070)外部并配置为在衬底顶表面上产生基本水平方向的层流气流的可拆卸和可清洁的三角形输入(3150)和输出(3250)增压部。每个室包括设置在中空室(3070)中的可清洁和可拆卸的室衬里组合件(6000)，以将前体气体容纳在其中，从而防止污染室外壁(3010，3020，3030，3040)。
- 含有(110)-取向硅的半导体器件-200880109490.1
- 王琦;李敏华;尤里·索科洛夫 - 飞兆半导体公司
- 2008-09-22 - 2010-10-13 - H01L29/76
- 一种在金属基底上方的重度掺杂的P-型(110)半导体层上形成半导体器件的方法，包括提供第一支撑基底并形成覆盖第一支撑基底的P-型重度掺杂的(110)硅层。相对于P-型重度掺杂的(110)硅层，第一支撑基底的至少顶层可通过选择性蚀刻工艺方法移除。在(110)硅层之内和之上形成垂直半导体器件结构。该垂直器件结构包括顶金属层，其特征在于<110>方向的电流传导。该方法包括将第二支撑基底结合至顶金属层并采用机械打磨和选择性蚀刻工艺方法除去第一支撑基底而暴露出P-型重度掺杂的(110)硅层的表面，并容许金属层形成于该表面上。
- 半导体器件-200880001945.8
- M·N·达维希 - 威力半导体有限公司
- 2008-01-08 - 2010-03-31 - H01L29/76
- 一种半导体结构包括多个半导体区域，一对介电区域以及一对终端。该结构的第一和第二区域分别被耦联至第一和第二终端。该结构的第三区域设置在第一和第二区域之间。该介电区域延伸进第三区域内。存在于第三区域的掺杂杂质的浓度以及介电区域间的距离限定了该结构的电特性。该结构的电特性与介电区域的宽度的宽度无关。第一和第二区域具有相反的导电类型。该结构可选地包括延伸入第三区域内并且包围部分该对介电区域的第四区域。介电区域和第四区域之间的界面区包括有意导入电荷。
- 高电压GaN基异质结晶体管结构及其形成方法-200880009090.3
- 迈克尔·墨菲;米兰·波普赫里斯蒂奇 - 威洛克斯半导体公司
- 2008-03-20 - 2010-03-31 - H01L29/76
- 一种半导体器件包括：衬底；第一有源层，所述第一有源层设置在所述衬底的上方；以及第二有源层，所述第二有源层设置在所述第一有源层上。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层上设置快闪层，并且在所述快闪层上设置源极接触、栅极接触和漏极接触。
- 超结功率半导体器件-200780049913.0
- 丹尼尔·M·金策 - 西利康尼克斯科技公司
- 2007-04-13 - 2010-02-03 - H01L29/76
- 一种超结功率半导体器件，其包括多个沟槽栅极(16，图1)和多个间隔的漂移区域(32)，各漂移区域从各自的栅极槽(14)延伸至作为漏极的基板(10)，并且仅沿着栅极槽(14)的侧壁的一部分延伸。
- 用于提供减小表面积的电极的半导体器件和方法-200680040209.4
- 保罗·W·布拉齐斯;丹尼尔·R·加莫塔;克里希纳·卡利亚纳孙达拉姆;张婕 - 摩托罗拉公司
- 2006-10-24 - 2009-12-23 - H01L29/76
- 一种诸如半导体器件的装置(200)，包括栅电极(201)和至少第一电极(202)。第一电极优选地具有确定的周界，其至少部分地相对于栅电极重叠，由此形成相应的晶体管沟道。在优选方式中，第一电极具有减小了的表面积，但仍然是上述的确定的周界。而这又帮助减小了任何相应的寄生电容。表面积的减小可以通过例如提供通过第一电极的特定部分的开口(203)而完成。
- 减小电荷俘获存储器位线干扰和软擦除的方法和装置-200780037849.4
- 弗雷德里克·B·詹纳 - 赛普拉斯半导体公司
- 2007-09-28 - 2009-10-21 - H01L29/76
- 平衡非易失性存储器位线干扰的抑制干扰的方法和器件。其中由于抑制干扰产生的阈值偏移增加，由于位线干扰产生的阈值偏移降低，非易失性存储器由于抑制干扰产生在整个生命周期中产生的总的阈值偏移几乎等于非易失性存储器由于位线干扰产生在整个生命周期中产生的总的阈值偏移。
- 具有双重阈值电压控制手段的低阈值电压半导体器件-200680039179.5
- E·A·卡特;M·W·科佩尔;M·M·弗兰克;E·P·格塞夫;P·C·詹米森;R·加米;B·P·林德;V·纳拉亚南 - 国际商业机器公司
- 2006-10-12 - 2009-10-21 - H01L29/76
- 一种半导体结构，具体为pFET，其包括具有大于SiO2的介电常数的介电常数以及大于50％的Ge或Si含量的电介质材料，以及用于通过材料叠层设计而调节阈值/平带电压的至少一种其它手段。在本发明中考虑的其它手段包括例如利用在用于电荷固定的电介质上面的绝缘夹层和/或通过形成经设计的沟道区。本发明还涉及一种制造这样的CMOS结构的方法。
- 专利分类
