[发明专利]半导体存储器件、存储系统及操作半导体存储器件的方法在审
| 申请号： | 201910062193.6 | 申请日： | 2019-01-23 |
| 公开（公告）号： | CN110942798A | 公开（公告）日： | 2020-03-31 |
| 发明（设计）人： | 柳睿信;车相彦 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C29/10 | 分类号： | G11C29/10;G11C29/42 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 李娜 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。所述半导体存储器件包括：存储单元阵列，包括多个动态存储单元；ECC引擎，被配置为对来自存储单元阵列的读取数据中的至少一个错误进行纠正；以及测试电路，被配置为在半导体存储器件的测试模式下，通过将测试模式数据写入存储单元阵列中并通过从存储单元阵列读取与测试模式数据对应的测试结果数据，来对存储单元阵列执行测试。测试电路被配置为：在测试模式下，当测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到半导体存储器件的外部，第三数目是通过将第一数目减去第二数目获得的。第二数目对应于ECC引擎能够纠正的错误位的数目。 | ||
| 搜索关键词： | 半导体 存储 器件 存储系统 操作 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910062193.6/，转载请声明来源钻瓜专利网。
- 上一篇：计算机质量判断方法
- 下一篇：具有非对称电流的切换控制装置
- 同类专利
- 磷酸盐激光钕玻璃存储寿命预估及评定方法-202310841492.6
- 陈军;徐学科;顿爱欢;张建国;周天;邵建达 - 中国科学院上海光学精密机械研究所
- 2023-07-10 - 2023-10-24 - G11C29/10
- 磷酸盐激光钕玻璃元件存储寿命预估及评定方法，包括：待存储磷酸盐激光钕玻璃元件的取样并测试；确定影响磷酸盐激光钕玻璃元件存储寿命的加速模型；开展磷酸盐激光钕玻璃元件存储寿命的环境参数加速实验；环境参数加速实验后元件性能测试；磷酸盐激光钕玻璃元件存储寿命的评定。本发明中存储寿命预估及评定方法在寿命影响条件下对磷酸盐激光钕玻璃元件进行环境加速，可以便捷有效评估现有存储条件下磷酸盐激光钕玻璃元件的存储寿命，缩短试验时间，降低试验成本，同时为未来新存储条件下的寿命预估提供技术支撑。
- 存储器的光攻击检测方法、装置、存储介质及终端设备-202310700392.1
- 周世聪;刘晓艳;金荣;许玉洁;陈雨新 - 北京智芯微电子科技有限公司
- 2023-06-13 - 2023-10-03 - G11C29/10
- 本申请实施例提供一种存储器的光攻击检测方法、装置、存储介质及终端设备，属于半导体技术领域。方法包括：响应于检测指令，获取预设的指定地址信息；依据指定地址信息确定存储器的目标字线；若指定地址信息有效，选通目标字线，获取与目标字线连接的至少一个存储单元的第一当前存储数据，若第一当前存储数据与对应存储单元的第一预设存储数据不匹配，确定存储器受到光攻击，生成报警信号。本申请通过读取该目标字线上对应存储单元的当前存储数据，并将读取到的当前存储数据与预先配置的预设存储数据进行匹配，根据匹配结果即可识别存储器是否受到光攻击，从而无须在存储器中额外增加光敏检测电路对光攻击进行识别。
- 集成电路存储器设备中的信号偏斜校正-202180083700.X
- S·S·B·巴姆达姆拉武里;P·维杰通加 - 拉姆伯斯公司
- 2021-12-08 - 2023-08-08 - G11C29/10
- 描述了用于集成电路存储器设备中的信号偏斜校正的技术。集成电路存储器设备包括用于接收命令/地址(CA)信号和时钟信号的第一接口、数据接口和模式寄存器。在CA总线环回模式期间，该第一接口接收CA信号的模式和该时钟信号，并且该数据接口输出该CA信号的模式。在CA总线环回模式期间，该模式寄存器可利用表示该时钟信号和该第一接口的采样点之间的定时偏移的值来进行编程。
- 无限数据流的有限时间计数周期计数-202310046012.7
- E·吉斯克;A·马宗达;C·德里克;S·艾亚普利迪;陆洋;A·D·艾卡尔;D·卡拉乔;N·伊佐;E·C·科珀·巴利斯;M·H·盖格;R·M·沃克 - 美光科技公司
- 2023-01-30 - 2023-08-04 - G11C29/10
- 提出用于无限数据流的有限时间计数周期计数的系统和方法。在特定实例中，系统和方法实现在预定时间间隔中对存储器媒体装置的行存取进行计数以便确定性地检测所述存储器媒体装置上的行锤击攻击。实例实施例使用两个相同的表，所述两个相同的表以乒乓方式在相对于彼此偏移的时间复位，以便确保不存在错误否定检测。本公开中描述的计数技术可在各种类型的行锤击缓解技术中使用，且可在内容可寻址存储器或另一类型的存储器中实施。缓解可基于每排组、每信道或每存储器媒体装置来实施。所述存储器媒体装置可为动态随机存取存储器类型装置。
- 一种高精度储存芯片数据提取方法-202310452827.5
- 韦红兵;潘慧 - 深圳市乔文星宇实业有限公司
- 2023-04-25 - 2023-08-01 - G11C29/10
- 本发明公开了一种高精度储存芯片数据提取方法，包括以下步骤，数据提取的仪器贮备：HP4155A半导体参数分析仪、4275A多频LCR仪、KeithlyT07开关矩阵、探针台、Pc机，直流数据获取：检测芯片的MOSFET结构，MOSFET结构由4部分组成：三端nMOSFET、三端pMOSFET、四端nMOSFET、四端pMOSFET，且每一部分都包含有64个不同宽长比的MOSFET，IV特性曲线获取：使用步骤1中的仪器对芯片的每一个器件的IV特性曲线进行测量，测量时间为5‑15s，线性区测量：测量数据为线性区的Ids一Vgs曲线，测量条件为不同的Vbs扫描，且Vgs取小值，保证器件工作在线性区，测量时间为5‑15s。本发明提取传输特性曲线和转移特性曲线拟合良好，数据提取量充足，且提取数据简单易行，精确度较高。
- 切实可行且高效的行锤击错误检测-202310046025.4
- E·吉斯克;S·艾亚普利迪;陆洋;A·马宗达 - 美光科技公司
- 2023-01-30 - 2023-07-28 - G11C29/10
- 描述了对存储器媒体装置中由行锤击攻击及类似者引起的错误的切实可行的、节能且节约面积的缓解。确定性地执行对错误的检测，同时在SRAM中维持行存取计数器的数目小于所述存储器媒体装置中受保护的行的总数。所述缓解可基于每排组实施。所述存储器媒体装置可为DRAM。
- 高速缓存辅助式行锤击缓解-202310045889.4
- E·吉斯克;C·德里克 - 美光科技公司
- 2023-01-30 - 2023-07-25 - G11C29/10
- 本公开涉及高速缓存辅助式行锤击缓解。描述一种系统，其包括行锤击缓解电路和高速缓存存储器，其协作以缓解存储器媒体装置上的行锤击攻击。所述高速缓存存储器基于由所述行锤击缓解电路维持的行存取计数信息偏置高速缓存策略。所述行锤击缓解电路可实施于存储器控制器中。所述存储器媒体装置可以是DRAM。还描述对应方法。
- 一种存储器的测试方法-202310530798.X
- 钟岱山;张有志;朱友华;陈志涛;陈斌斌;赵维 - 粤芯半导体技术股份有限公司;广东省科学院半导体研究所
- 2023-05-12 - 2023-07-07 - G11C29/10
- 本发明提供一种存储器的测试方法，包括：按照第一地址顺序于测试区域内的所有存储单元中写入正棋盘格图形；按照第二地址顺序于测试区域内的所有存储单元中写入正棋盘格图形；按照第三地址顺序对测试区域内的所有存储单元进行读操作；按照第四地址顺序对测试区域内的所有存储单元进行读操作；按照第五地址顺序于测试区域内的所有存储单元中写入反棋盘格图形；按照第六地址顺序于测试区域内的所有存储单元中写入反棋盘格图形；按照第七地址顺序对测试区域内的所有存储单元进行读操作；按照第八地址顺序对测试区域内的所有存储单元进行读操作。通过本发明的测试方法，解决了现有MarchC+算法在某些测试条件下存在复杂度高、测试时间长的问题。
- 一种基于存储器内建自测试的可配置March算法-202310294019.0
- 李建军;徐泽元;杜涛 - 电子科技大学
- 2023-03-24 - 2023-06-27 - G11C29/10
- 本发明属于集成电路设计技术领域，提出了一种基于存储器内建自测试的可配置March算法。该发明基于March RAW算法，通过在March RAW算法中增加可配置的操作，在算法的特定检测步骤的写操作后加入一个写操作和可配置次数的读操作得到March Cpro算法，n为由电路输入提供的可配置数，用户可根据需求将算法配置为March C‑算法、March C+算法、March RAW算法或March Cpro算法，同时提出基于此算法的有限状态机和一种电路结构，状态机将算法运行的过程划分为8个状态，每个状态对应算法的单个测试步骤。该算法有效提高了存储器故障检测的故障覆盖率，其电路的移植和适配更灵活。
- 用于测试存储器多故障的测试方法、装置和电子设备-202211737554.0
- 肖骏驰;顾红伟;胡晓辉;薛玉妮 - 深圳市时创意电子有限公司
- 2022-12-30 - 2023-06-23 - G11C29/10
- 本申请公开了一种用于测试存储器多故障的测试方法、装置和电子设备，所述测试方法包括步骤：依次在每个储存单元中连续两次写入第一编码数据，并连续两次读取之前写入的第一编码数据，获得第一比对结果和第二比对结果；依次在每个储存单元中连续两次写入第二编码数据，并连续两次读取之前写入的第二编码数据，获得第三比对结果和第四比对结果；根据所有的比对结果得到所述存储器的测试结果，当所有的比对结果均符合预设要求时，则视为测试通过，第一编码数据和第二编码数据不同。本申请通过至少四次写入和读取相同的编码数据，通过对应的比对结果得到存储器对应的故障，实现存储器多故障的测试，避免单个测试只能覆盖一个故障，导致测试效率低。
- 眼图判定模型训练方法、眼图判定方法、装置、设备及介质-202010745377.5
- 杨国良;张斌 - 展讯通信（上海）有限公司
- 2020-07-29 - 2023-05-09 - G11C29/10
- 本发明提供一种眼图判定模型训练方法、眼图判定方法、装置、设备及介质，该训练方法包括：获取样本数据集，所述样本数据集包含若干信号眼图，其中，各所述信号眼图分别标记有对应的实际稳定性测试结果；对所述样本数据集进行特征提取处理，以提取各所述信号眼图对应的特征值；基于特征提取处理后的样本数据集，对预先建立的眼图判定模型进行训练，得到目标眼图判定模型。本发明通过目标眼图判定模型对目标信号眼图进行处理可以准确得到目标信号眼图的眼图质量，从而提高控制器端判定眼图质量的准确性。
- 一种Flash的快速检测装置及方法-202210155645.7
- 雷鑑铭;汪志林;程浩;王宏民 - 华中科技大学
- 2022-02-21 - 2023-05-05 - G11C29/10
- 本发明公开了一种Flash的快速检测装置及方法，其装置包括：纠错模块，在数据读写时识别错误位置信息；计时模块，根据设定的周期间隔发出时间使能信号；统计模块，根据错误位置信息统计各区域的错误计数，当时间使能信号和空闲使能信号同时存在时，定位具有最大计数的区域作为目标区域并将时间使能信号消除以及将各区域的计数清零；错误检测模块，将目标区域的数据进行备份以及备份后对目标区域进行检测，当即将恢复读取操作时，暂停检测且保留备份数据、保存检测进度并在下次出现空闲使能信号时继续对上一未检测完毕的目标区域检测，直至当前目标区域检测结束后获取新的目标区域进行检测，由此实现频率可调的局部检测，提高检测效率。
- 存储器及电压控制方法-202310025655.3
- 武贤君;尚为兵;李明浩 - 长鑫存储技术有限公司
- 2023-01-09 - 2023-04-28 - G11C29/10
- 本申请提供一种存储器及电压控制方法，包括电压产生电路，电压产生电路的第一输出端输出行控制电压，电压产生电路的第二输出端输出列控制电压，行控制电压和列控制电压相互独立。行控制电压作为行解码器解码出来的行控制信号的电源电压，列控制电压作为行解码器解码出来的列控制信号的电源电压。在存储器进行测试时，能够通过调节行控制电压和列控制电压的方式分离行控制信号相关的阶段的表现与列控制信号相关的阶段的表现，即调节行控制电压时，改变与行控制信号有关的阶段的表现，调节列控制电压时，改变与列控制信号有关的阶段的表现，从而能够通过各个阶段的表现有效定位问题，以对存储进行有效测试及时发现存储器的问题。
- 半导体存储器器件及其测试方法-202211193393.3
- 奥田治之 - 瑞萨电子株式会社
- 2022-09-28 - 2023-04-14 - G11C29/10
- 本公开的各实施例总体上涉及半导体存储器器件及其测试方法。一种半导体器件包括存储器单元、字线、行地址译码器、字线驱动器、第一开关晶体管和第二开关晶体管。开关晶体管设置在字线驱动器与电源电位端子之间。每个第二开关晶体管设置在每个字线与参考电位端子之间。行地址译码器激活与共同执行老化测试的存储器单元相对应的所有译码信号。第一开关晶体管的驱动能力低于被包括在两个字线驱动器的反相器中的两个P沟道MOS晶体管的总驱动能力。每个第二开关晶体管的驱动能力低于被包括在每个字线驱动器的反相器中的N沟道MOS晶体管的驱动能力。
- 一种存储器测试March类算法的生成方法-202211660776.7
- 肖寅东;路杉杉;戴志坚;刘科;王厚军 - 电子科技大学;电子科技大学（深圳）高等研究院
- 2022-12-23 - 2023-04-11 - G11C29/10
- 本发明公开了一种存储器测试March类算法的生成方法，首先构建的访存操作状态转换描述符，然后确定故障原语对应的最简检测序列并构建最简检测序列表，最后使用最简检测序列合成与故障类型适配的March类算法：列出故障，找到最简检测序列，分组、组内合并、组间合并、拼接获得March类算法、获得相反地址增加方向March类算法，最后将两部分March类算法拼接在一起，得到最后的March类算法，这样得到给定故障字典的合适的March类算法，让March算法的使用更加灵活。
- 一种存储器测试March类算法的优化方法-202211665139.9
- 肖寅东;路杉杉;戴志坚;刘科;王厚军 - 电子科技大学;电子科技大学（深圳）高等研究院
- 2022-12-23 - 2023-04-07 - G11C29/10
- 本发明公开了一种用于存储器测试March类算法的优化方法，首先构建的访存操作状态转换描述符，然后确定March类算法中March元素的访存操作状态转换描述符以及确定故障原语对应的最简检测序列并构建最简检测序列表，然后基于访存操作状态转换描述符，确定每个March元素可以检测的故障类型，得到故障检测表，根据故障检测表删除不影响检测故障类型的访问操作，这样通过分析March类算法能检测的故障，对March类算法进行优化，减少测试过程中的访问操作，进一步降低了测试时间。
- 包含内部测试机构的设备及相关联方法-202210824568.X
- J·E·阿尔茨海默;G·艾哈迈德;C·J·库夫纳 - 美光科技公司
- 2022-07-13 - 2023-04-07 - G11C29/10
- 本申请涉及包含内部测试机构的设备及相关联方法。所述设备可包含自测试电路，其经配置以实施确定所述设备的操作条件的自测试过程的至少一部分。所述测试验证电路可经配置以基于将(1)输入流或其与所述自测试相关联的部分及(2)与所述自测试相关联的测试数据相比较而生成标志。所述标志可表示与所述自测试过程或其部分的实施方案相关联的有效性。
- 一种双磁臂硬盘的测试方法、装置及介质-202211624977.1
- 吉元骞 - 苏州浪潮智能科技有限公司
- 2022-12-16 - 2023-03-28 - G11C29/10
- 本发明公开了一种双磁臂硬盘的测试方法、装置及介质，适用于硬盘测试技术领域。获取当前主机的当前数据以及对应的数据操作类型，其中数据操作类型包括写操作和读操作；当数据操作类型为写操作时，将当前数据拆分为两份数据，控制双磁臂将两份数据分别写入对应的盘片；当数据操作类型为读操作时，控制双磁臂读取对应的各数据，并将各数据整合为当前数据以完成读写测试。将数据拆分为两种数据分别在双磁臂硬盘上进行写测试，减少存储时间，与现有的磁盘测试相比，时间减少一半。在读操作过程中，将读取的数据进行合并得到当前数据，减少与磁盘的交互次数。本发明同时通过将数据分为两份存储和读取来减少接近一半的存储时间，能够有效的提升性能。
- 具有影子寄存器的串行接口，以及相关联的系统、装置和方法-202210848410.6
- K·G·韦哈恩;D·S·米勒 - 美光科技公司
- 2022-07-19 - 2023-03-03 - G11C29/10
- 本文中描述具有影子寄存器的串行接口，以及相关联的系统、装置和方法。在一个实施例中，串行接口为例如高带宽存储器HBM装置的接口裸片的IEEE 1500接口。所述IEEE 1500接口包含(a)主封装数据寄存器WDR，其被配置成存储第一封装串行输入WSI信号中接收的第一信息，(b)影子WDR，其被配置成存储第二WSI信号中接收的第二信息，以及(c)多路复用器。所述多路复用器被配置成(i)从所述主WDR接收所述第一信息，(ii)从所述影子WDR接收所述第二信息，以及(iii)至少部分地基于输入到所述多路复用器中的控制信号输出所述第一信息或所述第二信息。
- 一种在产线测试中检测RAM的方法及系统-202110434148.6
- 刘宏涛;梁辉 - 深圳市研强物联技术有限公司
- 2021-04-21 - 2023-02-10 - G11C29/10
- 本发明提供一种在产线测试中检测RAM的方法，包括：数据下载站设定数据包并与检测设备建立连接；检测设备下载数据包前，随机从RAM中抽出单个数据存储单元，进行读写运算，检测RAM信息；检测设备下载数据包，并检测下载过程中RAM信息；在数据包下载后开机检查，通过信息摘要算法检测RAM在运算过程中信息；在老化站最大负载运行RAM，并通过信息摘要法运算以及对RAM内部剩余空间不断的运算，检测RAM在运算过程中信息；恢复出厂设置，重启检测RAM信息；显示检测结果。本发明通过将多种检测手段结合反复检测，在不增加检测周期的情况下能够最大概率的拦截不良RAM，解决了单次测试往往发现不了RAM故障的问题。
- 一种改进的RAM测试方法-202211305869.8
- 晋超超;朱天成;候俊马;章飚;曾永红 - 天津津航计算技术研究所
- 2022-10-24 - 2023-02-03 - G11C29/10
- 本发明涉及一种改进的RAM测试方法，属于RAM测试领域。本发明获取RAM各存储单元的读写地址；加载改进的测试算法；将测试写入值一一对应的写入RAM中各个读写地址位置；对应获取各个读写地址位置反馈的实际读取值；判断所述测试读取值和实际读取值是否符合预设验证规则；若否，则判定RAM存在故障。本发明实现过程简单、测试效率高，测试故障覆盖率高，可在不影响测试时间的前提下检测出伪读破坏故障和低电压数据保持故障。
- 一种慢盘检测方法以及装置-202211284577.0
- 王钦东;刘国霞 - 超聚变数字技术有限公司
- 2022-10-17 - 2023-02-03 - G11C29/10
- 本申请公开了一种慢盘检测方法以及装置，该方法包括：服务器对确定慢盘的系统盘对应的多个物理盘获取自检报告，然后从自检报告分析各个物理盘的风险等级，将风险等级最高的物理盘确定为故障盘，通过使用风险等级对系统盘对应的多个物理盘进行排序，避免服务器同时对多个物理盘进行报错的情况，直接识别出现慢盘风险的物理盘，而无需逐一更换硬盘来判定故障盘，节省业务时延。
- 慢盘检测方法、装置、存储设备及可读存储介质-202211177014.1
- 李贤如 - 重庆紫光华山智安科技有限公司
- 2022-09-26 - 2023-01-31 - G11C29/10
- 本发明涉及存储技术领域，提供一种慢盘检测方法、装置、存储设备及可读存储介质，应用于存储设备，所述存储设备包括一级存储区域和二级存储区域，二级存储区域由多块硬盘提供存储空间，一级存储区域的访问性能高于二级存储区域，所述方法包括：获取一级存储区域向多块硬盘中任一目标硬盘写入下盘数据的下盘数据量和下盘时延；根据下盘数据量和下盘时延，计算下盘数据的写性能；若写性能小于多块硬盘的单盘性能，则获取一级存储区域中待写入目标硬盘的总数据量；若总数据量达到预设水位，则判定目标硬盘为慢盘，本发明能够准确地检测存储设备中存在的慢盘。
- 用于监测混合模式块的存储器子系统-202210835688.X
- J·黄;罗贤钢;杨春森;K·坦派罗 - 美光科技公司
- 2022-07-15 - 2023-01-24 - G11C29/10
- 一种设备可包含块编程擦除计数PEC组件。所述块PEC组件可监测非易失性存储器阵列的每一特定类型的块的编程擦除计数PEC的数量。所述块PEC组件可进一步基于所述PEC的数量确定接下来将主机数据写入超级块的哪一块。所述块PEC组件可进一步将主机数据写入所确定的块。
- 存储器故障测试方法、装置、设备及存储介质-202110800102.1
- 邹武 - 长鑫存储技术有限公司
- 2021-07-13 - 2023-01-17 - G11C29/10
- 本公开提供一种存储器故障测试方法、装置、设备及存储介质，涉及半导体技术领域。该方法包括：对待测试的存储器进行包括依次进行的多个不同类型的第一故障测试的第一轮测试，进行第一故障测试包括：对存储器中的存储单元进行写入预设测试数据的操作和读操作，获得读取的数据；以及根据预设测试数据与读取的数据获得第一故障测试结果；在根据第一故障测试结果确定存储器通过第一轮测试的情况下，对存储器进行包括第二故障测试的第二轮测试，第二故障测试为多个不同类型的第一故障测试中的至少一个，在第二故障测试中写入的预设测试数据与在对应的第一轮测试中的第一故障测试中写入的预设测试数据不同。该方法提高了存储器故障测试的效率。
- 存储器装置中的功率行为检测-202210781648.1
- 杨春森;何德平 - 美光科技公司
- 2022-07-04 - 2023-01-10 - G11C29/10
- 本公开涉及存储器装置中的功率行为检测。一种方法包含：由处理装置接收指示到存储器装置MD的功率循环PC的信令，所述信令具有指示通电操作的第一信号和指示断电操作的第二信号；以及至少部分基于预定时间间隔PTI内到所述MD的功率循环数量(n)以及针对所述PTI内的每一PC的所述第一信号和所述第二信号的接收之间的时间量确定所述MD的平均通电时间APOT。所述PTI内所述第一信号和所述第二信号的接收之间的所述时间量中的每一个的总和提供到所述MD的总通电时间(T)，且所述APOT等于T/n。当所述APOT小于()阈值APOT值时，确定执行介质扫描操作的频率，并以所确定的频率执行涉及所述MD的介质扫描操作。
- 多块SATA SSD高低温测试装置、方法及系统-202211112052.9
- 罗恒毅;弗兰克·陈;李炎林;马小平;熊小明 - 至誉科技（武汉）有限公司
- 2022-09-13 - 2022-12-30 - G11C29/10
- 本发明公开了一种多块SATA SSD高低温测试装置、方法及系统，装置包括上位机和下位机，上位机用于控制SATA SSD的腔室进行高低温的变化；下位机通过治具的PCI槽口插接多个SATA SSD；其中，上位机和下位机通信连接，用于下发测试脚本至下位机获取SATA SSD测试项目，分类上传测试结果到QMS系统，下位机用于执行测试脚本，获取多块SATA SSD的性能测试结果，并进行结果成功和失败的分类以及失败原因的显示。本申请通过上位机和下位机通信下发测试脚本，下位机通过治具的插口插接多个SATA SDD，实现同时检测多块SATA SSD产品，有效保证了SATA SSD产品质量和生产效率。
- FLASH测试装置、测试方法及存储介质-202211110178.2
- 谢登煌 - 深圳市晶存科技有限公司
- 2022-09-13 - 2022-12-02 - G11C29/10
- 本申请公开了一种FLASH测试装置、方法及存储介质，涉及存储芯片测试技术领域，包括：测试座、电压调节模块、电流采集模块、读写控制模块、总控模块，测试座用于安装FLASH芯片，电压调节模块与测试座电连接，用于逐级调节输入到FLASH芯片的测试电压，电流采集模块与测试座电连接，用于采集FLASH芯片根据逐级调节的测试电压生成的测试电流和待机电流，读写控制模块与测试座电连接，用于向FLASH芯片写入存储数据或者将存储数据读出，总控模块用于对写入的数据和读出的数据进行比较，对FLASH芯片中写入数据和读出数据不一致的块进行标记，生成所述FLASH芯片的坏块信息。本申请能够适应不同工作电压下的读写测试与电流测试，丰富测试条件。
- 一种存储芯片的测试方法及系统-202210924300.3
- 祝欣 - 合肥康芯威存储技术有限公司
- 2022-08-03 - 2022-11-29 - G11C29/10
- 本发明公开了一种存储芯片的测试方法及系统，所述测试方法至少包括以下步骤：提供一待测芯片，并在所述待测芯片内配置测试单元；通过所述测试单元对所述待测芯片进行读写预测试，获得所述待测芯片在写入多种数据后的存储信息，并将所述待测芯片在写入多种数据后的存储信息作为对照表信息；测试所述待测芯片在未写入信息时和写入预设信息时的奇偶校验信息；以及对比所述奇偶校验信息和所述对照表信息，当所述奇偶校验信息不符合所述对照表信息，将所述待测芯片作为废片处理。本发明提供了一种存储芯片的测试方法及系统，可以快速、低消耗地检测出缺陷芯片。
- 一种存储芯片的测试方法、系统及存储介质-202210924318.3
- 祝欣 - 合肥康芯威存储技术有限公司
- 2022-08-03 - 2022-11-29 - G11C29/10
- 本发明公开了一种存储芯片的测试方法，至少包括以下步骤：提供一待测芯片，并在待测芯片上配置测试单元；获取待测芯片在写入预设信息和不写入预设信息时的存储信息，并将存储信息设置为对照表信息；向待测芯片写入预设信息，测试单元根据待测芯片的器件地址信息，依次读取待测芯片的存储数据；根据器件地址信息，依次压缩存储数据，获得校验信息；以及压缩对照表信息，并对比校验信息和压缩后的对照表信息，当校验信息与压缩后的对照表信息不同时，将待测芯片作为废片处理。本发明提供了一种存储芯片的测试方法、系统及存储介质，能够低成本且高效率地检测出缺陷芯片。
- 专利分类
